[發明專利]基于FPGA和HPI的DSP間的通信裝置及通信方法

有效

• 申請號: 201611150757.4
• 申請日: 2016-12-13
• 公開（公告）號: CN106776458B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 黃磊;滕兆宏;孫天德;李華東;張婷;劉政;孫春霞;柳常清;趙勝
• 申請（專利權）人: 積成電子股份有限公司
• 主分類號: G06F15/173
• 分類號: G06F15/173
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 苗峻

1.基于FPGA和HPI的DSP間的通信裝置，其特征在于，包括作為主機的一個FPGA，作為從機的、帶有HPI接口的至少兩個DSP，在所述FPGA中分區存儲每個DSP所對應的HPI讀寫操作控制模塊、數據緩存區讀寫模塊、緩存區數據交互模塊；

所述HPI讀寫操作控制模塊，實現FPGA對HPI接口的讀寫操作，采用的是先讀后寫的操作方式；

所述數據緩存區讀寫模塊，包含至少2個數據緩存區，一個是讀緩存區，用于存儲通過HPI接口讀出的所對應的DSP內部RAM數據，另一個是寫緩存區，用于存儲需要寫給所對應的DSP的有效數據，此模塊還對定時器進行定時設置以產生相應的HPI接口定時讀標志；

所述緩存區數據交互模塊，負責將除待寫入數據的DSP以外的其他DSP的讀緩存區的數據進行匯總和處理，并按照一定的格式存儲在該待寫入數據的DSP對應的寫緩存區內，完成后將該DSP的寫緩存區的寫緩存完成標志置起；

所述FPGA通過控制線實現對HPI接口的控制、通過數據線實現與HPI接口間的數據交互。

2.根據權利要求1所述的基于FPGA和HPI的DSP間的通信裝置，所述HPI讀寫操作控制模塊包括兩部分：一是HPI數據讀寫時序部分，負責構建對DSP進行數據讀寫時所需要的控制邏輯，讀操作和寫操作分別置于相互獨立的程序模塊內、觸發的條件互斥；二是HPI接口控制信號輸出部分，負責向HPI數據讀寫時序部分輸出所需要的HPI控制信號，讀操作采用定時讀以獲取各DSP需要發送給其他DSP的數據，以HPI接口定時讀標志到達為控制條件，而寫操作則要等待FPGA將待寫入數據的DSP所需要寫入的數據全部準備好并將寫緩存完成標志置起后才執行。

3.根據權利要求1所述的基于FPGA和HPI的DSP間的通信裝置的通信方法，其特征在于，包括以下步驟：

步驟1、在FPGA中為需要通信的DSP分別構建其各自的HPI讀寫操作控制模塊、數據緩存區讀寫模塊、緩存區數據交互模塊，所述數據緩存區讀寫模塊包含一個讀緩存區和一個寫緩存區；

步驟2、各DSP的HPI讀寫操作控制模塊并行分別讀取各自的內存數據并放置在該DSP所對應的讀緩存區內；

步驟2-1、等待HPI接口定時讀標志是否到達，若否，繼續等待，若是，則初始化該DSP的HPIC寄存器、HPIA寄存器，并轉步驟2-2；

步驟2-2、FPGA利用HPI讀寫操作控制模塊通過HPI接口讀取該DSP的內存數據，并放置在該DSP所對應的讀緩存區內；

步驟2-3、判斷讀取該DSP的內存數據是否完成，若否，轉步驟2-2，若是，則在該DSP的讀緩存區置起讀完成標志；

步驟3、待所有需要通信的DSP的讀完成標志置起后，FPGA利用緩存區數據交互模塊將除待寫入數據的DSP以外的其他所有DSP對應的讀緩存區的數據進行匯總和處理，并放置在該待寫入數據的DSP的寫緩存區內；

步驟4、判斷各DSP的讀緩存區的數據匯總和處理是否完成，如果否，則轉步驟3，如果是，則在待寫入數據的DSP的寫緩存區中置起寫緩存完成標志并轉步驟5；

步驟5、初始化待寫入數據的DSP的HPIC寄存器、HPIA寄存器；

步驟6、FPGA利用HPI讀寫操作控制模塊通過HPI接口將寫緩存區的數據寫入待寫入數據的DSP的內存；

步驟7、判斷寫緩存區的數據寫入是否完成，若否，則轉步驟6，若是則本次通信完成。