[實用新型]一種程控稱重直流信號模擬器

有效

• 申請號: 201920683796.3
• 申請日: 2019-05-14
• 公開（公告）號: CN209821626U
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 童子權;單冬梅;紀鐵軍;任麗軍;楊青云;郭海洋
• 申請（專利權）人: 哈爾濱理工大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 23209 哈爾濱市偉晨專利代理事務所(普通合伙)
• 代理人: 韓立巖

1.一種程控稱重直流信號模擬器，其特征在于，由DC-DC變換、隔離DC-DC變換、基準變換單元、雙路16bit串行DAC、疊加電路、衰減電路、無源衰減網絡、選擇電路、24bit串行ADC監測單元、磁耦合隔離、微處理器系統、鍵盤顯示、USB接口和溫度傳感器組成；

所述的基準變換單元依次與雙路16bit串行DAC、疊加電路、衰減電路、無源衰減網絡串聯連接；雙路16bit串行DAC、24bit串行ADC監測單元與微處理器系統通過磁耦合芯片進行隔離；微處理器系統通過溫度傳感器實時監測模擬器溫度，并通過鍵盤顯示，程控設置和顯示輸出信號電壓的幅值。

2.根據權利要求1所述的一種程控稱重直流信號模擬器，其特征在于，所述基準變換單元包括型號為LT5400-1的精準電阻器網絡U1芯片、雙運算放大器U2芯片和D1，所述雙運算放大器U2芯片包括兩個運算放大器U2A和U2B，所述U1芯片的1引腳通過電阻R1連接模擬地AGND，通過電阻R1和電阻R2串聯連接U1芯片的4引腳，U1芯片的2引腳連接U2B的同相輸入端，U1芯片的2引腳還通過電容C2與電容E1并聯結構連接模擬地AGND，U1芯片的3引腳連接模擬地AGND，U1芯片的5引腳連接U1芯片的6引腳，同時連接U2A的同相輸入端，U1芯片的7引腳連接U1芯片的8引腳，同時連接U2A的反相輸入端；U2A的反相輸入端通過電容C1連接U2A的輸出端，通過電容C1、電阻R3和電容C2與電容E1并聯結構連接模擬地AGND；U2B的反相輸入端通過電阻R6連接模擬地AGND，通過電容C3連接U2B的輸出端，通過電阻R5和電容C4與電容E2的并聯結構連接模擬地AGND，通過電阻R5連接VREF；U2B的輸出端通過電阻R4和電容C4與電容E2的并聯結構連接模擬地AGND；所述D1包括兩個同向連接的二極管，兩個二極管連接處為VREF，正極連接模擬地AGND，負極連接AVDD；

所述雙運算放大器U2芯片的型號為OPA2277或AD706。

3.根據權利要求1所述的一種程控稱重直流信號模擬器，其特征在于，所述雙路16bit串行DAC、疊加電路和衰減電路組成模擬電壓設置單元，具體包括雙路16bit串行DAC U3芯片、雙運算放大器U4芯片，雙運算放大器U5芯片，三極管Q1，三極管Q2和多個電容電阻，所述雙運算放大器U4芯片包括兩個運算放大器U4A和U4B，所述雙運算放大器U5芯片包括兩個運算放大器U5A和U5B；所述U3芯片的1引腳連接U4A的輸出端，通過電容C5連接U4A的反相輸入端，U3芯片的2引腳連接U3芯片的7引腳并連接VREF，U3芯片的3引腳連接U4A的反相輸入端，U3芯片的4引腳連接U4A的同相輸入端，同時連接模擬地AGND，U3芯片的5引腳連接U4B的同相輸入端，同時連接模擬地AGND；

U3芯片的6引腳連接U4B的反相輸入端，通過電容C5連接U3芯片的8引腳，U3芯片的8引腳連接三極管Q1的發射極，U3芯片的9引腳連接SDI，U3芯片的10引腳連接AVDD，U3芯片的11引腳連接DACS，

U3芯片的12引腳連接模擬地AGND，U3芯片的13引腳連接AVDD，U3芯片的14引腳連接模擬地AGND，U3芯片的15引腳連接LDAC，U3芯片的16引腳連接SCK；U4A的輸出端通過電阻R7連接U5A的反相輸入端；U4B的輸出端通過電阻R12連接三極管Q1的基極，負電源端通過電阻R13連接三極管Q1的集電極，三極管Q1的發射極通過電容C7與電容E3的并聯結構連接U5B的同相輸入端，通過電阻R10連接U5B的反相輸入端；U5A的反相輸入端通過電阻R8連接U5A的輸出端，U5A的同相輸入端連接模擬地AGND，U5A的輸出端通過電阻R20和電阻R9的串聯結構連接U5B的反相輸入端；U5B的反相輸入端通過電阻R11和電容C8與電容EB4的并聯結構連接模擬地AGND，通過電容R11連接三極管Q2的發射極，U5B的輸出端連接三極管Q2的基極，三極管Q2的集電極通過電阻R14連接U4B的正電源端；

所述雙路16bit串行DAC U3芯片的型號為AD5445；所述雙運算放大器U4芯片和雙運算放大器U5芯片的型號為OPA2277或AD706。