[實用新型]一種采用FPGA控制的數字功放調制器

有效

• 申請號: 201920669056.4
• 申請日: 2019-05-10
• 公開（公告）號: CN209692705U
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 季紅雨;張建方
• 申請（專利權）人: 山東鉑晶智能科技有限公司
• 主分類號: H03D7/14
• 分類號: H03D7/14;H03K5/08;H04L27/12;H04B10/524
• 代理公司: 11640 北京中索知識產權代理有限公司
• 代理人: 商金婷<國際申請>=<國際公布>=<進入

1.一種采用FPGA控制的數字功放調制器，包括FPGA模塊，其特征是：所述FPGA模塊包括外圍電路模塊和輸入輸出模塊，所述外圍電路模塊包括電源模塊U1M、電源模塊U1L、電源模塊U1K、時鐘模塊U1I、晶振Y1、調試端口與配置模塊U1J、專用存儲器U5、JTAG調試端口J5以及AS調試端口J11。

2.根據權利要求1所述的采用FPGA控制的數字功放調制器，其特征是：

所述調試端口與配置模塊U1J的引腳6分別連接連接所述專用存儲器U5的引腳5和所述AS調試端口J11的引腳9，所述調試端口與配置模塊U1J的引腳8分別連接所述專用存儲器U5的引腳1和所述AS調試端口J11的引腳8，所述調試端口與配置模塊U1J的引腳12分別連接所述專用存儲器U5的引腳6和所述AS調試端口J11的引腳1，所述調試端口與配置模塊U1J的引腳13分別連接所述專用存儲器U5的引腳2和所述AS調試端口J11的引腳7，所述調試端口與配置模塊U1J的引腳14連接所述AS調試端口J11的引腳5，所述調試端口與配置模塊U1J的引腳21連接所述AS調試端口J11的引腳6，所述調試端口與配置模塊U1J的引腳5連接所述AS調試端口J11的引腳3，所述調試端口與配置模塊U1J的引腳15連接所述JTAG調試端口J5的引腳9，所述調試端口與配置模塊U1J的引腳16連接所述JTAG調試端口J5的引腳1，所述調試端口與配置模塊U1J的引腳18連接所述JTAG調試端口J5的引腳5，所述調試端口與配置模塊U1J的引腳20連接所述JTAG調試端口J5的引腳3。

3.根據權利要求1所述的采用FPGA控制的數字功放調制器，其特征是：

所述晶振Y1的引腳3通過4個零歐姆連接所述時鐘模塊U1I的引腳1到4。

4.根據權利要求1所述的采用FPGA控制的數字功放調制器，其特征是：

所述輸入輸出模塊包括功能模塊U1A和功能模塊U1E，所述功能模塊U1A通過同步串口SPI與微處理器連接，所述功能模塊U1A的引腳1連接所述同步串口SPI的MOSI端口，所述功能模塊U1A的引腳2連接所述同步串口SPI的MISO端口，所述功能模塊U1A的引腳3連接所述同步串口SPI的CLK端口，所述功能模塊U1A的引腳4連接所述同步串口SPI的CS端口；

所述功能模塊U1A的引腳7連接OV_INT端口，所述OV_INT端口將過壓報警信號傳送至上級處理器，所述功能模塊U1A的引腳10連接OI-INT端口，所述OI-INT端口將過流報警信號傳送至上級處理器，所述功能模塊U1A的引腳11連接STOP端口，所述STOP端口輸出使能控制；

所述功能模塊U1E的引腳83連接OV端口，所述OV端口將保護電路檢測到過電壓信號傳送至FPGA，所述功能模塊U1E的引腳84連接OI端口，所述OI端口將保護電路檢測到過電流信號傳送至FPGA。