[實用新型]多接口高速數(shù)據(jù)處理設(shè)備及數(shù)據(jù)處理系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201920655397.6
• 申請日: 2019-05-08
• 公開（公告）號: CN209765489U
• 公開（公告）日: 2019-12-10
• 發(fā)明（設(shè)計）人: 任敏;周文輝;高煥新;魏驍;苗三立;王龍;姚衡;賈艷吉;黃川
• 申請（專利權(quán)）人: 中國電子信息產(chǎn)業(yè)集團有限公司第六研究所
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F21/71
• 代理公司: 11646 北京超成律師事務(wù)所
• 代理人: 劉靜

本實用新型提供了一種多接口高速數(shù)據(jù)處理設(shè)備，涉及數(shù)據(jù)處理設(shè)備的技術(shù)領(lǐng)域，包括高速接口轉(zhuǎn)換模塊、數(shù)據(jù)處理模塊、動態(tài)配置和安全認證模塊及開機認證鑰匙；所述高速接口轉(zhuǎn)換模塊包括第一CPU芯片和第一FPGA芯片，所述第一CPU芯片包括多個用于數(shù)據(jù)接收、數(shù)據(jù)輸出的CPU高速接口，所述第一FPGA芯片包括多個用于數(shù)據(jù)接收、數(shù)據(jù)輸出的FPGA高速接口；所述數(shù)據(jù)處理模塊包括第二FPGA芯片；所述第一CPU芯片和第一FPGA芯片分別通過數(shù)據(jù)接口與第二FPGA芯片連接。通過設(shè)置第一CPU芯片和第一FPGA芯片，并在第一CPU芯片和第一FPGA芯片設(shè)置多個高速接口，以提升設(shè)備的通用性。

技術(shù)領(lǐng)域

本實用新型涉及數(shù)據(jù)處理設(shè)備技術(shù)領(lǐng)域，尤其是涉及一種多接口高速數(shù)據(jù)處理設(shè)備。

背景技術(shù)

目前，在信息安全領(lǐng)域，大量應(yīng)用的高速數(shù)據(jù)處理設(shè)備都是針對某一種或兩種高速接口進行設(shè)計。

針對一種或兩種高速接口進行設(shè)計的設(shè)備，專業(yè)性強，可滿足特定項目的數(shù)據(jù)處理需求，但是，設(shè)備有新的數(shù)據(jù)接口需求時，需要重新投入人力物力進行改版升級，原有設(shè)備的適應(yīng)性差、通用化能力較差。

此外，設(shè)備的安全防護機制比較陳舊，設(shè)備的安全防范機制比較單一，數(shù)據(jù)傳輸和處理的保密性和安全性有待加強。

實用新型內(nèi)容

本實用新型的目的在于提供一種多接口高速數(shù)據(jù)處理設(shè)備，以緩解現(xiàn)有的高速數(shù)據(jù)處理設(shè)備數(shù)據(jù)接口有限，適應(yīng)性差、通用化能力差的技術(shù)問題，以及現(xiàn)有的高速數(shù)據(jù)處理設(shè)備安全性不足的問題。

本實用新型提供的，一種多接口高速數(shù)據(jù)處理設(shè)備，包括高速接口轉(zhuǎn)換模塊及數(shù)據(jù)處理模塊。

所述高速接口轉(zhuǎn)換模塊包括第一CPU芯片和第一FPGA芯片，所述第一CPU芯片包括多個用于數(shù)據(jù)接收、數(shù)據(jù)輸出的CPU高速接口，所述第一 FPGA芯片包括多個用于數(shù)據(jù)接收、數(shù)據(jù)輸出的FPGA高速接口。

所述數(shù)據(jù)處理模塊包括第二FPGA芯片。

所述第一CPU芯片和第一FPGA芯片分別通過數(shù)據(jù)接口與第二FPGA 芯片連接。

進一步的，所述第一CPU芯片為申威411高性能多核處理器。

進一步的，所述CPU高速接口包括PCle接口、千兆以太網(wǎng)接口。

進一步的，所述第一FPGA芯片為XC7K325T芯片。

進一步的，所述第二FPGA芯片為XC7K325T芯片。

進一步的，所述FPGA高速接口包括Rapid IO接口、TLK2711接口、 LVDS接口。

進一步的，還包括動態(tài)配置和安全認證模塊及開機認證鑰匙；所述動態(tài)配置和安全認證模塊，包括第二CPU芯片；所述開機認證鑰匙，包括第三CPU芯片；所述第二FPGA芯片通過數(shù)據(jù)接口與第二CPU芯片連接，所述第二CPU芯片通過數(shù)據(jù)接口與第三CPU芯片連接。

進一步的，所述第二CPU芯片為GSC3280處理器，所述第三CPU芯片為GSC3280處理器。

進一步的，所述數(shù)據(jù)處理模塊的第二FPGA芯片中固定燒錄數(shù)據(jù)處理通用的邏輯程序；

所述第二CPU芯片還用于完成數(shù)據(jù)處理模塊200中的第二FPGA芯片的數(shù)據(jù)處理的核心算法和關(guān)鍵參數(shù)的動態(tài)配置，及設(shè)備的開機安全認證；

所述第三CPU芯片還用于實現(xiàn)與動態(tài)配置和安全認證模塊300的認證信息交互，及完成設(shè)備的安全授權(quán)開機啟動。

一種數(shù)據(jù)處理系統(tǒng)，包括上述多接口高速數(shù)據(jù)處理設(shè)備。