[實(shí)用新型]主控芯片、芯片及芯片升級系統(tǒng)有效
| 申請?zhí)枺?/td> | 201920567444.1 | 申請日： | 2019-04-24 |
| 公開（公告）號： | CN209471444U | 公開（公告）日： | 2019-10-08 |
| 發(fā)明（設(shè)計(jì)）人： | 高文宏;李孟;梁永強(qiáng);趙博陽 | 申請（專利權(quán)）人： | 北京鐳創(chuàng)高科光電科技有限公司 |
| 主分類號： | G06F8/65 | 分類號： | G06F8/65 |
| 代理公司： | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人： | 李慧引;王寶筠 |
| 地址： | 100176 北京市大興區(qū)經(jīng)濟(jì)技術(shù)開*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 芯片 層級 主控芯片 升級文件 引腳 升級 升級系統(tǒng) 通信通道 下載通知 主控通信 片選線 發(fā)送控制 通信端口 片選 申請 通斷 發(fā)送 | ||
1.一種主控芯片，其特征在于，所述主控芯片用于對多個(gè)層級的芯片進(jìn)行升級，其中，每一層級包括至少一個(gè)芯片，所述主控芯片包括：
所述主控芯片的通信端口，所述通信端口用于接收升級文件；
所述主控芯片的第一引腳通過主控通信線與所有層級的芯片相連，第二引腳通過下載通知線與所述所有層級的芯片相連，第三引腳通過片選線與所述所有層級的芯片相連；
所述主控芯片根據(jù)所述升級文件，確定所述升級文件用于升級的升級層級芯片；其中，所述升級層級芯片為：在所述所有層級的芯片中與所述升級文件相對應(yīng)的層級芯片；
所述主控芯片向所述下載通知線發(fā)送控制信號，控制所述主控芯片的第一引腳通過主控通信線與所述所有層級的芯片建立的通信通道的通斷；
所述主控芯片通過與所述升級層級芯片對應(yīng)的片選線，片選到所述升級層級的芯片，并通過所述通信通道發(fā)送所述升級文件至所述升級層級的芯片。
2.根據(jù)權(quán)利要求1所述的主控芯片，其特征在于，所述主控芯片的第一引腳通過主控通信線與所有層級的芯片相連，包括：
所述主控芯片的第一引腳通過所述主控通信線與第一層級芯片相連；
其中，所述所有層級的芯片中除第一層級芯片之外的層級芯片的連接方式是：前一層級的芯片通過所述主控通信線，與后一層級的芯片相連接。
3.根據(jù)權(quán)利要求1所述的主控芯片，其特征在于，所述主控芯片的第二引腳通過下載通知線與所述所有層級的芯片相連，包括：
所述主控芯片的第二引腳通過下載通知線與第一層級芯片相連；
所述主控芯片還與IO擴(kuò)展模塊相連，所述IO擴(kuò)展模塊通過下載通知線與除去所述第一層級芯片外的其他的層級芯片相連。
4.根據(jù)權(quán)利要求1所述的主控芯片，其特征在于，所述主控芯片的第三引腳通過片選線與所述所有層級的芯片相連，包括：
所述主控芯片的第三引腳通過第一級片選線與第一層級芯片相連；
所述主控芯片還與IO擴(kuò)展模塊相連，所述IO擴(kuò)展模塊通過片選線與除去所述第一層級芯片外的其他的層級芯片相連。
5.根據(jù)權(quán)利要求1所述的主控芯片，其特征在于，所述主控芯片根據(jù)所述升級文件，確定所述升級文件用于升級的升級層級的芯片，包括：
所述主控芯片對所接收到的所述升級文件進(jìn)行解析，得到所述升級文件的文件名稱；
所述主控芯片根據(jù)所述升級文件的文件名稱，確定所述升級文件用于升級的升級層級的芯片。
6.一種芯片，其特征在于，包括：現(xiàn)場可編程邏輯門陣列FPGA芯片、選擇器和存儲芯片；其中，所述FPGA芯片分別與所述選擇器和存儲芯片相連，所述選擇器與所述存儲芯片相連；
所述FPGA芯片通過主控通信線與主控芯片相連，用于接收升級文件；
所述選擇器通過下載通知線與所述主控芯片相連，所述選擇器依據(jù)所述主控芯片下發(fā)的控制信號，建立所述存儲芯片與所述主控芯片之間的聯(lián)通通道；
所述選擇器通過片選線與所述主控芯片相連，所述選擇器依據(jù)所述主控芯片下發(fā)的片選信號，通過所述聯(lián)通通道存儲屬于自身的升級文件至所述存儲芯片。
7.根據(jù)權(quán)利要求6所述的芯片，其特征在于，所述FPGA芯片通過主控通信線與主控芯片相連，包括：
若所述芯片屬于第一層級芯片，所述芯片中的FPGA芯片通過主控通信線與所述主控芯片相連；
若所述芯片不屬于第一層級芯片，所述芯片中的FPGA芯片通過主控通信線與前一層級芯片中的FPGA芯片相連。
8.根據(jù)權(quán)利要求7所述的芯片，其特征在于，若所述芯片屬于第一層級芯片，所述芯片中的FPGA芯片用于接收所述主控芯片下發(fā)的所述升級文件，并將所述升級文件轉(zhuǎn)發(fā)至下一層級芯片中的FPGA芯片；
若所述芯片不屬于第一層級芯片，所述芯片中的FPGA芯片用于接收前一層級芯片中的FPGA芯片轉(zhuǎn)發(fā)的所述升級文件，并將所述升級文件轉(zhuǎn)發(fā)至下一層級芯片中的FPGA芯片。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京鐳創(chuàng)高科光電科技有限公司，未經(jīng)北京鐳創(chuàng)高科光電科技有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201920567444.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
