[實用新型]CMOS自校準光強監測集成電路

有效

• 申請號: 201920543132.7
• 申請日: 2019-04-19
• 公開（公告）號: CN209841186U
• 公開（公告）日: 2019-12-24
• 發明（設計）人: 施朝霞;吳麗麗;李如春
• 申請（專利權）人: 浙江工業大學
• 主分類號: G01J1/16
• 分類號: G01J1/16;H04N5/225;G01J1/02
• 代理公司: 33201 杭州天正專利事務所有限公司
• 代理人: 王兵;黃美娟

1.CMOS自校準光強監測集成電路，其特征在于：由光強測量電路(1)、電流電壓線性轉換電路(2)、自校準/監測控制開關陣列(3)、輸出電壓采樣保持電路(4)、比較放大電路(5)組成；

光強測量電路(1)中，輸出端1b與電流電壓線性轉換電路(2)的輸入端2a相連；

光強測量電路(1)由淺PN結光電二極管D1、深PN結光電二極管D2組成；淺PN結光電二極管D1與深PN結光電二極管D2共陰極連接，并且作為該光強測量電路(1)的輸出端1b，深PN結光電二極管D1與PN結光電二極管D2共陽極連接，并接地；

電流電壓線性轉換電路(2)中，輸入端2a接光強測量電路(1)的輸出端1b，輸出端2b接自校準/監測控制開關陣列(3)的第一輸入端3a；

電流電壓線性轉換電路(2)由NMOS管N1、N2、N3、N4和PMOS管P1、P2、P3、P4以及電容C1組成；PMOS管P1源極接電源VDD，柵極接PMOS管P2柵極，漏極接PMOS管P3源極，PMOS管P3柵極接PMOS管P4柵極，漏極與NMOS管N1漏極相連，并作為該電流電壓線性轉換電路(2)的輸出端2b，NMOS管N1柵極接NMOS管N2柵極，源極接NMOS管N3漏極，NMOS管N3源極接地，柵極作為該電流電壓線性轉換電路(2)的輸入端2a，PMOS管P2源極接電源VDD，柵漏短接，漏極接PMOS管P4源極，PMOS管P4柵漏短接，漏極接NMOS管N2漏極，NMOS管N2柵漏短接，源極接NMOS管N4漏極，NMOS管N4柵漏短接，源極接地，電容C1一端接該電流電壓線性轉換電路(2)的輸出端2b，電容C1另一端接該電流電壓線性轉換電路(2)的輸入端2a；

自校準/監測控制開關陣列(3)中，第一輸入端3a與電流電壓線性轉換電路(2)的輸出端2b相連，第二輸入端SEL為自校準控制輸入端，第一輸出端31b、第二輸出端32b分別與輸出電壓采樣保持電路(4)第一輸入端41a、第二輸入端42a相連；

自校準/監測控制開關陣列(3)由PMOS管P5、P6、P7、P8和NMOS管N5、N6、N7、N8組成；PMOS管P5源極接電源VDD，柵極與NMOS管N5柵極、NMOS管N6柵極、PMOS管P7柵極、PMOS管P8柵極相連并作為第二輸入端SEL，PMOS管P5的漏極與NMOS管N5的漏極相連并和PMOS管P6的柵極、NMOS管N7的柵極、NMOS管N8的柵極相連，NMOS管N5的源極接地，PMOS管P6的源極與NMOS管N6的漏極、PMOS管P7的源極、NMOS管N7的漏極相連并作為第一輸入端3a，PMOS管P6的漏極與NMOS管N6的源極、PMOS管P7的漏極、NMOS管N7的源極相連，NMOS管N8的漏極與PMOS管P8的源極相連并作為第一輸出端31b，NMOS管N8的源極與PMOS管P8的漏極相連并作為第二輸出端32b；

輸出電壓采樣保持電路(4)中，第一輸入端41a、第二輸入端42a分別接自校準/監測控制開關陣列(3)的第一輸出端31b、第二輸出端32b，第一輸出端為OUT1，第二輸出端為4b；

輸出電壓采樣保持電路(4)由電容C2和C3組成；電容C2一端接第一輸出端OUT1，另一端接地，電容C3一端接輸出4b，另一端接地；

比較放大電路(5)中，第一輸入端51a、第二輸入端52a分別接輸出電壓采樣保持電路(4)第一輸出端OUT1、第二輸出端4b，輸出端OUT2為該比較放大電路(5)的輸出端，同時也是總輸出端；

比較放大電路(5)由NMOS管N9、N10、N11、N12、N13、N14、N15和PMOS管P9、P10、P11、P12、P13、P14、P15組成；PMOS管P11源極接電源VDD，柵極接PMOS管P14柵極，PMOS管P9源極接PMOS管P10源極且連接至PMOS管P11漏極，PMOS管P9柵極接NMOS管N9柵極，PMOS管P10柵極接NMOS管N10柵極，NMOS管N9柵極作為該比較放大電路(5)的第一輸入端51a，源極接NMOS管N10源極且連接至NMOS管N11漏極，NMOS管N10柵極作為該比較放大電路(5)的第二輸入端52a，NMOS管N11源極接地，柵極接NMOS管N14柵極，PMOS管P14源極接電源VDD，柵漏短接，柵極接PMOS管P15柵極，漏極接PMOS管P12源極，并引出端口接NMOS管N9漏極，PMOS管P12柵極接PMOS管P13柵極，柵漏短接，漏極接NMOS管N12漏極，NMOS管N12柵漏短接，柵極接NMOS管N13柵極，源極接NMOS管N15漏極，并引出端口接PMOS管P10漏極，NMOS管N14柵漏短接，柵極接NMOS管N15柵極，源極接地，PMOS管P15源極接電源VDD，漏極接PMOS管P13源極，并引出端口接NMOS管N10漏極，PMOS管P13漏極接NMOS 管N13漏極，并引出端口作為整個電路的輸出端OUT2，NMOS管N13源極接NMOS管N15漏極，并引出端口接PMOS管P10漏極，NMOS管N15源極接地。