[實(shí)用新型]基于FPGA的多通道短路檢測(cè)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201920501793.3
• 申請(qǐng)日: 2019-04-15
• 公開(kāi)（公告）號(hào): CN209979794U
• 公開(kāi)（公告）日: 2020-01-21
• 發(fā)明（設(shè)計(jì)）人: 霍風(fēng)祥;李濤;李鵬飛;葛亞山
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京京瀚禹電子工程技術(shù)有限公司
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 11471 北京細(xì)軟智谷知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 王金寶

1.一種基于FPGA的多通道短路檢測(cè)電路，其特征在于，包括：

FPGA主控芯片，F(xiàn)PGA配置芯片，晶振芯片，短路情況診斷指示電路，二極管保護(hù)電路和檢測(cè)接口電路；所述FPGA主控芯片包括：程序配置管腳、時(shí)鐘配置管腳、多個(gè)信號(hào)輸出管腳和多個(gè)信號(hào)輸入管腳，且每個(gè)信號(hào)輸出管腳和每個(gè)信號(hào)輸入管腳一一對(duì)應(yīng)；

所述FPGA配置芯片與所述FPGA主控芯片的程序配置管腳電性連接，用于每次上電時(shí)給所述FPGA主控芯片裝載程序；

所述晶振芯片與所述FPGA主控芯片的時(shí)鐘配置管腳電性連接，用于向所述FPGA主控芯片提供時(shí)鐘頻率；

所述FPGA主控芯片用于根據(jù)所述FPGA配置芯片提供的程序以及所述晶振芯片提供的所述時(shí)鐘頻率生成檢測(cè)電信號(hào)；

所述檢測(cè)接口電路包括多個(gè)管腳，每個(gè)管腳用于接入多路外部被測(cè)信號(hào)中的一路被測(cè)信號(hào)；

所述二極管保護(hù)電路包括：多個(gè)肖特基二極管；多個(gè)所述肖特基二極管的陽(yáng)極與所述FPGA主控芯片的多個(gè)信號(hào)輸出管腳一一連接；多個(gè)所述肖特基二極管的陰極與所述檢測(cè)接口電路的多個(gè)管腳一一連接，且多個(gè)所述肖特基二極管的陰極與所述FPGA主控芯片的多個(gè)信號(hào)輸入管腳一一連接；

所述短路情況診斷指示電路包括：多個(gè)發(fā)光二極管和多個(gè)第一下拉電阻；多個(gè)所述發(fā)光二極管的陽(yáng)極與所述檢測(cè)接口電路的多個(gè)管腳一一連接，且多個(gè)所述發(fā)光二極管的陽(yáng)極與所述FPGA主控芯片的多個(gè)信號(hào)輸入管腳一一連接；多個(gè)所述發(fā)光二極管的陰極與多個(gè)所述第一下拉電阻的一端一一連接；多個(gè)所述第一下拉電阻的另一端接地。

2.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其特征在于，還包括：

JTAG接口，用于調(diào)試和下載程序；

所述JTAG接口的一端連接所述FPGA配置芯片，所述JTAG接口的另一端連接所述FPGA主控芯片的程序配置管腳。

3.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其特征在于，還包括：

FPGA配置模式選擇電路，用于決定所述FPGA主控芯片工作的配置模式；

所述FPGA主控芯片還包括：模式配置管腳；

所述FPGA配置模式選擇電路與所述FPGA主控芯片的模式配置管腳連接，用于將所述FPGA主控芯片配置為主從模式。

4.根據(jù)權(quán)利要求3所述的檢測(cè)電路，其特征在于，還包括：

FPGA上拉電阻控制電路，用于控制所述FPGA主控芯片的信號(hào)輸出管腳和信號(hào)輸入管腳上拉；

所述FPGA主控芯片還包括：上拉配置管腳；

所述FPGA上拉電阻控制電路與所述FPGA主控芯片的上拉配置管腳連接，用于在所述FPGA主控芯片配置過(guò)程中控制所述FPGA主控芯片的信號(hào)輸出管腳和信號(hào)輸入管腳上拉。

5.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其特征在于，還包括：復(fù)位電路，用于給所述FPGA主控芯片重新裝載配置程序；

所述FPGA主控芯片還包括：復(fù)位配置管腳；

所述復(fù)位電路上設(shè)置有復(fù)位電路開(kāi)關(guān)和與所述復(fù)位電路開(kāi)關(guān)接觸的第一觸點(diǎn)和第二觸點(diǎn)，所述復(fù)位電路開(kāi)關(guān)用于控制所述復(fù)位電路的連通或斷開(kāi)；

所述第一觸點(diǎn)接地；

所述第二觸點(diǎn)連接所述FPGA主控芯片的復(fù)位配置管腳；所述第二觸點(diǎn)還連接所述FPGA配置芯片。