[實用新型]控制電路

有效

• 申請號: 201920471540.6
• 申請日: 2019-04-09
• 公開（公告）號: CN209784996U
• 公開（公告）日: 2019-12-13
• 發明（設計）人: 王玥;賀磊
• 申請（專利權）人: 北京龍鼎源科技股份有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 11240 北京康信知識產權代理有限責任公司
• 代理人: 江舟

本實用新型提供了一種控制電路，包括：同步存儲器，通過第一芯片與主控單元MCU連接，用于基于第一芯片的第一電平信號接收MCU發送的數據；異步存儲器，通過第一芯片與MCU連接，用于基于第一芯片的第二電平信號接收MCU發送的數據；其中，第一芯片用于隔離同步存儲器和異步存儲器，第一電平信號與第二電平信號相反。通過本實用新型，解決了同步存儲器與異步存儲器之間不作隔離導致的信號存儲不完整的問題，進而達到了保證數據存儲的完整性的效果。

技術領域

本實用新型涉及電路領域，具體而言，涉及一種控制電路。

背景技術

當中央處理器(Central Processing Unit，簡稱為CPU)內置的存儲器容量不夠時，需要利用外部存儲器接口(External Memory Interface，簡稱為EMIF)總線擴充容量，EMIF總線可以外擴同步存儲器和異步存儲器，功能和參數不同，有各自應用的需求。EMIF接口為主控制器單元(Master Controller Unit，簡稱為MCU)芯片與眾多外部設備之間提供的一種連接方式，EMIF接口主要用來同并行存儲器連接，這些存儲器包括同步動態存儲器SDRAM、靜態隨機存取存儲器(Static Random Access Memory，簡稱為SRAM)、雙口隨機存儲器(Double Port RAndom Memory，簡稱為DPRAM)、交互時矢量圖Flash等，根據MCU器件的不同，EMIF數據總線可以是32位或16位的。

目前在使用時都是直接外擴同步存儲器和異步存儲器，中間不做隔離，這樣就導致信號完整性有問題，同步數據和異步數據因為時鐘不同步，也會存在一些問題。

針對上述問題，相關技術中尚未提出有效的解決方案。

實用新型內容

本實用新型實施例提供了一種控制電路，以至少解決相關技術中同步存儲器與異步存儲器之間不作隔離導致的信號存儲不完整的問題。

根據本實用新型的一個實施例，提供了一種控制電路，包括：同步存儲器，通過第一芯片與主控單元MCU連接，用于基于所述第一芯片的第一電平信號接收所述MCU發送的數據；異步存儲器，通過所述第一芯片與所述MCU連接，用于基于所述第一芯片的第二電平信號接收所述MCU發送的所述數據；其中，所述第一芯片用于隔離所述同步存儲器和所述異步存儲器，所述第一電平信號與所述第二電平信號相反。

通過本實用新型，由于同步存儲器，通過第一芯片與主控單元MCU連接，用于基于第一芯片的第一電平信號接收MCU發送的數據；異步存儲器，通過第一芯片與MCU連接，用于基于第一芯片的第二電平信號接收MCU發送的數據；其中，第一芯片用于隔離同步存儲器和異步存儲器，第一電平信號與第二電平信號相反。可以實現同步存儲器與異步存儲器之間的線路隔離，因此，可以解決相關技術中同步存儲器與異步存儲器之間不作隔離導致的信號存儲不完整的問題，達到了保證數據存儲的完整性的效果。

附圖說明

此處所說明的附圖用來提供對本實用新型的進一步理解，構成本申請的一部分，本實用新型的示意性實施例及其說明用于解釋本實用新型，并不構成對本實用新型的不當限定。在附圖中：

圖1是根據本實用新型實施例的控制電路的示意圖；

圖2a是本實施例中的電路圖(一)；

圖2b是本實施例中的電路圖(二)；

圖3是本實施例中的第一芯片(SN74LVC245)的真值表；

圖4是本實施例中的第二芯片(SN74LVC1G14)的真值表；

圖5是本實施例中的EMIF總線的輸入輸出信號圖；

圖6是本實施例中的SDRAM專用EMIF引腳的示意圖；

圖7是本實施例中的異步存儲器的專用引腳的示意圖；