[實用新型]獲取加解密運算中的中間結果組的硬件裝置

有效

• 申請號: 201920409784.1
• 申請日: 2019-03-28
• 公開（公告）號: CN209560522U
• 公開（公告）日: 2019-10-29
• 發明（設計）人: 楊帆
• 申請（專利權）人: 貴州華芯通半導體技術有限公司
• 主分類號: G06F7/72
• 分類號: G06F7/72;G06F7/544;G06F7/57
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 萬里晴

1.一種獲取加解密運算中的中間結果組的硬件裝置，其特征在于，所述硬件裝置包括：

雙口隨機存取存儲器，被配置為存儲與所述加解密運算相關聯一個或多個數據；

移位輸入部件，與所述雙口隨機存取存儲器連接，所述移位輸入部件被配置為從雙口隨機存取存儲器中所存儲的一個或多個數據中選擇第一數據和第二數據，對第一數據和第二數據分別進行移位運算以獲取并存儲第一輸入數據和第二輸入數據；以及

乘加器，與所述移位輸入部件連接，所述乘加器被配置為對第一輸入數據和第二輸入數據兩者進行乘法運算和加法運算，以獲取并存儲第一中間結果和第二中間結果作為所述中間結果組。

2.如權利要求1所述的獲取加解密運算中的中間結果組的硬件裝置，其特征在于，所述移位輸入部件包括：

第一移位器組，與所述雙口隨機存取存儲器連接，所述第一移位器組被配置為對雙口隨機存取存儲器中所存儲的一個或多個數據中的第一數據進行移位運算以獲取第一移位數據集合；

第一輸入多路器，與所述第一移位器組連接，所述第一輸入多路器被配置為從第一移位數據集合中選擇第一輸入數據；

寄存器A，與所述第一輸入多路器連接，所述寄存器A被配置為接收并存儲第一輸入數據；

第二移位器組，與所述雙口隨機存取存儲器連接，所述第二移位器組被配置為對雙口隨機存取存儲器中所存儲的一個或多個數據中的第二數據進行移位運算以獲取第二移位數據集合；

第二輸入多路器，與所述第二移位器組和所述乘加器連接，所述第二輸入多路器被配置為從第二移位數據集合和所述中間結果組中選擇并輸出第二輸入數據；以及

寄存器B，與所述第二輸入多路器連接，所述寄存器B被配置為接收并存儲第二輸入數據。

3.如權利要求2所述的獲取加解密運算中的中間結果組的硬件裝置，其特征在于，所述乘加器包括：

乘法器，與寄存器A和寄存器B連接，所述乘法器被配置為將第一輸入數據與第二輸入數據相乘以獲取乘法結果，其中所述乘法結果的高一部分數據為高位乘法結果，所述乘法結果的低一部分數據為低位乘法結果；

第二中間結果多路器，與寄存器D和寄存器C連接，所述第二中間結果多路器被配置為選擇存儲在寄存器D中的第一中間結果、存儲在寄存器C中的第二中間結果、和零中的至少一個，并將其輸出至低位加法器；

低位加法器，與乘法器和第二輸入多路器連接，低位加法器被配置為接收低位乘法結果和經第二中間結果多路器選擇的數據，并對低位乘法結果和經第二中間結果多路器選擇的數據進行加法運算，以獲取更新后的第二中間結果，并將更新后的第二中間結果輸入至第二輸入多路器，并將更新后的第二中間結果的進位輸入至高位加法器；

寄存器C與低位加法器連接，所述寄存器C被配置為接收并存儲更新后的第二中間結果來替換之前存儲的第二中間結果；

第一中間結果多路器與寄存器D連接，所述第一中間結果多路器被配置為將在存儲在寄存器D中的第一中間結果和零中選擇一個數據，并將所述數據輸入至高位加法器；

高位加法器與乘法器和第一中間結果多路器連接，所述高位加法器被配置為接收高位乘法結果、第二中間結果中的進位、經第一中間結果多路器選擇的數據，并對高位乘法結果、第二中間結果中的進位、經第一中間結果多路器選擇的數據進行加法運算以獲取更新后的第一中間結果；

寄存器D與所述高位加法器連接，所述寄存器D被配置為接收更新后的第一中間結果來替換之前存儲的第一中間結果。