[實用新型]一種芯片布局結構

有效

• 申請號: 201920393516.5
• 申請日: 2019-03-26
• 公開（公告）號: CN209708977U
• 公開（公告）日: 2019-11-29
• 發明（設計）人: 林貴同;曹攀
• 申請（專利權）人: 北京普安信科技有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 11624 北京卓嵐智財知識產權代理事務所(特殊普通合伙)
• 代理人: 郭智<國際申請>=<國際公布>=<進入國

1.一種芯片布局結構，其特征在于，所述結構包括不可復制功能單元矩陣即PUF單元矩陣、外圍電路單元及接地保護槽；

在所述PUF單元矩陣周邊設置所述外圍電路單元；

所述接地保護槽設置在所述PUF單元矩陣與所述外圍電路單元之間。

2.如權利要求1所述的芯片布局結構，其特征在于，所述接地保護槽為凹槽結構，所述PUF單元矩陣設置在所述接地保護槽的凹槽內。

3.如權利要求2所述的芯片布局結構，其特征在于，所述PUF單元矩陣邊緣與所述接地保護槽之間的距離設置在0.5微米至2微米的范圍之間。

4.如權利要求1-3之一所述的芯片布局結構，其特征在于，所述接地保護槽包括高摻雜P型層、接地金屬及硅襯底。

5.如權利要求4所述的芯片布局結構，其特征在于，所述接地金屬與所述高摻雜P型層之間設置為歐姆接觸。

6.如權利要求5所述的芯片布局結構，其特征在于，

所述PUF單元矩陣的外圈PUF單元為虛擬狀態的PUF單元。

7.如權利要求5所述的芯片布局結構，其特征在于，

所述PUF單元矩陣的外兩圈PUF單元為虛擬狀態的PUF單元。

8.如權利要求5-7之一所述的芯片布局結構，其特征在于，

在所述PUF單元矩陣的PUF單元之間設置氧化隔離層。

9.如權利要求8所述的芯片布局結構，其特征在于，

所述外圍電路單元包括：讀出電路、選址電路、控制電路及偏置電路。