[實用新型]一種EG-LDPC譯碼器有效
| 申請號: | 201920247630.7 | 申請日: | 2019-02-27 |
| 公開(公告)號: | CN209731214U | 公開(公告)日: | 2019-12-03 |
| 發明(設計)人: | 李少甫;施宇根;汪樂謙 | 申請(專利權)人: | 西南科技大學 |
| 主分類號: | H03M13/11 | 分類號: | H03M13/11;H03M13/15 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 621010 四川*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 運算器 數據存儲器 數據運算器 本實用新型 接收存儲器 存儲器 輸出端 移位 向量 異或 譯碼器 存儲 輸出端連接 矩陣輸入 輸出連接 數據向量 數據循環 譯碼效率 原始數據 占用資源 控制器 地址位 加運算 輸入端 修正 | ||
1.一種EG-LDPC譯碼器,其特征在于:包括控制器、移位運算器、數據存儲器組、H矩陣存儲器、接收存儲器、數據運算器以及結果運算器;所述移位運算器接入原始數據,形成數據循環矩陣輸入到數據存儲器組;所述H矩陣存儲器輸出端連接到數據存儲器的地址位;所述數據存儲器組的輸出端連接數據運算器的輸入端;所述數據運算器的輸出端接入到結果運算器的輸入端;所述結果運算器的輸出端接入到接收存儲器的輸入端。
2.根據權利要求1所述譯碼器,其特征在于:所述控制器產生數據存儲器組RAM的讀入讀出狀態及地址、H矩陣存儲器和接收存儲器的RAM的讀入讀出地址。
3.根據權利要求1所述譯碼器,其特征在于:所述數據存儲器組包含有2個RAM;所述H矩陣存儲器存儲H矩陣分向量中1的位置;所述接收存儲器接收最終修正數據。
4.根據權利要求1所述譯碼器,其特征在于:所述移位運算器包含個D觸發器;所述數據運算器包含有個異或器,個D觸發器;所述結果運算器包含有個加法器,個D觸發器,個異或器,為數據長度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西南科技大學,未經西南科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201920247630.7/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種調速信號采樣電路及其裝置
- 下一篇:一種Ka/EHF寬帶收發共用饋源網絡
- 同類專利
- 專利分類





