[實用新型]動態偏置模擬向量-矩陣乘法運算電路

有效

• 申請號: 201920246764.7
• 申請日: 2019-02-26
• 公開（公告）號: CN209514618U
• 公開（公告）日: 2019-10-18
• 發明（設計）人: 王紹迪
• 申請（專利權）人: 北京知存科技有限公司
• 主分類號: G06F17/16
• 分類號: G06F17/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型提供一種動態偏置模擬向量?矩陣乘法運算電路，該動態偏置模擬向量?矩陣乘法運算電路包括：正值權重列，常數列和減法器，減法器的數量等于正值權重列的數量且二者一一對應連接，常數列的數量小于正值權重列的數量；減法器的被減數輸入端對應連接正值權重列的輸出端，減數輸入端連接常數列的輸出端，輸出端輸出運算結果；其中，多個減法器的減數輸入端連接同一常數列。在將權重寫入可編程半導體器件之前，將權重陣列中每一個元素均加上一個常數正值得到待配置權重陣列，將待配置權重陣列寫入正值權重列，將常數正值寫入該常數列中，以此，不需要設置負值權重列，能夠簡化電路結構。

技術領域

本實用新型涉及半導體集成電路領域，尤其涉及一種動態偏置模擬向量-矩陣乘法運算電路。

背景技術

矩陣乘法運算廣泛應用于圖像處理、推薦系統、數據降維等數據挖掘領域，然而，傳統的技術架構和僅靠單臺計算機基于串行的方式越來越不適應當前海量數據處理的要求。因此，擴大矩陣乘法的運算規模并降低其運算時間，將有利于滿足矩陣分解算法處理大規模數據的要求。

但是，現有模擬向量-矩陣乘法運算電路(如圖1所示)將權重存儲在閃存晶體管陣列當中，實際應用時，模擬向量-矩陣乘法運算的權重有正值也有負值，但是閃存晶體管只能存儲正值權重，所以，對于負值權重，需要通過減法電路來實現，此時閃存陣列需要設置多個正值權重列和多個負值權重列，通常，正值權重列和負值權重列需要間隔設置，比如奇數列存儲正值權重，偶數列存儲負值權重，或者反之，并且一個正值權重列與一個負值權重列連接至一減法電路，形成一個可存儲正值也可存儲負值的權重列，這種方法極大地造成面積浪費與成本開銷。

實用新型內容

有鑒于此，本實用新型提供了一種動態偏置模擬向量-矩陣乘法運算電路，能夠簡化電路結構，有效減少元器件數量，減小電路面積，降低成本開銷，利于集成化。

為了實現上述目的，本實用新型采用如下技術方案：

提供一種動態偏置模擬向量-矩陣乘法運算電路，包括：可編程半導體器件陣列以及減法器；

該可編程半導體器件陣列包括：正值權重列和常數列，該減法器的數量等于該正值權重列的數量且二者一一對應連接，該常數列的數量小于該正值權重列的數量；

其中，常數列可以是一列或者復制多列；

減法器的被減數輸入端對應連接正值權重列的輸出端，減數輸入端連接常數列的輸出端，輸出端輸出模擬向量-矩陣乘法運算結果；

其中，多個減法器的減數輸入端連接同一常數列。

進一步地，動態偏置模擬向量-矩陣乘法運算電路還包括：穩流模塊，該穩流模塊連接在該常數列的輸出端。

進一步地，動態偏置模擬向量-矩陣乘法運算電路還包括：

編程電路，連接可編程半導體器件陣列中每一個可編程半導體器件的源極、柵極和/或襯底，用于調控可編程半導體器件的閾值電壓。

進一步地，該編程電路包括：電壓產生電路和電壓控制電路，該電壓產生電路用于產生編程電壓或者擦除電壓，該電壓控制電路用于將該編程電壓加載至選定的可編程半導體器件的源極，或者，將擦除電壓加載至選定的可編程半導體器件的柵極或襯底，以調控可編程半導體器件的閾值電壓。

進一步地，動態偏置模擬向量-矩陣乘法運算電路還包括：

控制器，連接該編程電路，通過控制該編程電路工作，控制投入工作的可編程半導體器件的數量以及各可編程半導體器件的閾值電壓。

進一步地，動態偏置模擬向量-矩陣乘法運算電路還包括：行列譯碼器，用于選通待編程的可編程半導體器件。

進一步地，該可編程半導體器件采用浮柵晶體管。