[實用新型]可軟件定義的存算一體芯片和電子設備

有效

• 申請?zhí)枺?/td>: 201920246699.8
• 申請日: 2019-02-26
• 公開（公告）號: CN209388304U
• 公開（公告）日: 2019-09-13
• 發(fā)明（設計）人: 王紹迪
• 申請（專利權）人: 北京知存科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種可軟件定義的存算一體芯片，其特征在于，包括：閃存處理陣列、可編程算術運算模塊以及與所述閃存處理陣列和所述可編程算術運算模塊連接的控制模塊，

所述閃存處理陣列包括用于分別執(zhí)行不同模擬向量-矩陣乘法運算的多個閃存處理子陣列；

所述可編程算術運算模塊包括用于分別實現不同算術運算的多個可編程算術運算單元；

所述控制模塊根據配置信息對多個閃存處理子陣列和多個可編程算術運算單元進行組合配置，實現芯片中電路結構的動態(tài)配置。

2.根據權利要求1所述的可軟件定義的存算一體芯片，其特征在于，還包括：

輸入接口模塊，用于接收外部輸入數據；

輸入寄存器堆，連接所述輸入接口模塊，用于存儲所述外部輸入數據或待處理數據；

數模轉換模塊，輸入端連接所述輸入寄存器堆，輸出端連接所述閃存處理陣列，用于將所述外部輸入數據或待處理數據轉換為模擬信號并輸至所述閃存處理陣列，所述閃存處理陣列對所述模擬信號進行模擬向量-矩陣乘法運算并輸出運算結果；

模數轉換模塊，輸入端連接所述閃存處理陣列，輸出端連接所述可編程算術運算模塊，用于將所述模擬向量-矩陣乘法運算結果轉換為數字信號并輸至所述可編程算術運算模塊，所述可編程算術運算模塊對所述數字信號進行算術運算并輸出算術運算結果；

輸出寄存器堆，連接所述可編程算術運算模塊和所述輸入寄存器堆，用于暫存所述算術運算結果，并將所述算術運算結果輸出或作為所述待處理數據輸至所述輸入寄存器堆；

輸出接口模塊，連接所述輸出寄存器堆，接收該輸出寄存器堆的輸出數據，并將該輸出數據向外輸出；

其中，所述控制模塊連接所述輸入接口模塊、所述輸入寄存器堆、所述數模轉換模塊、所述閃存處理陣列、所述模數轉換模塊、所述輸出寄存器堆、所述可編程算術運算模塊以及所述輸出接口模塊，用于根據實際應用需求對上述電路模塊進行動態(tài)配置。

3.根據權利要求2所述的可軟件定義的存算一體芯片，其特征在于，所述輸入寄存器堆的輸出端還連接所述可編程算術運算模塊。

4.根據權利要求2所述的可軟件定義的存算一體芯片，其特征在于，多個所述可編程算術運算單元串行連接，每個所述可編程算術運算單元均包括：多路分配器、算術運算子單元以及多路選擇器；

所述多路分配器的輸入端連接上一可編程算術運算單元或所述模數轉換模塊，其中一個輸出端連接所述算術運算子單元，另一個輸出端與所述算術運算子單元的輸出端通過所述多路選擇器連接下一可編程算術運算單元或輸出寄存器堆，控制端連接所述控制模塊。

5.根據權利要求4所述的可軟件定義的存算一體芯片，其特征在于，還包括：與所述控制模塊連接的編程電路，所述編程電路連接所述閃存處理子陣列中每一個閃存單元的源極、柵極和/或襯底，用于調控閃存單元的閾值電壓；

其中，所述編程電路包括：用于產生編程電壓或者擦除電壓的電壓產生電路以及用于將所述編程電壓加載至選定的閃存單元的電壓控制電路。

6.根據權利要求1或2所述的可軟件定義的存算一體芯片，其特征在于，還包括：

行列譯碼器，連接所述閃存處理陣列以及所述控制模塊，用于在所述控制模塊的控制下對所述閃存處理陣列進行行列譯碼。