[實用新型]一種基于申威421處理器和ICH2套片的MicroATX主板

有效

• 申請號: 201920220367.2
• 申請日: 2019-02-21
• 公開（公告）號: CN209433292U
• 公開（公告）日: 2019-09-24
• 發明（設計）人: 李一明;羅鳴;賈非;鄭澤銳;霍旭東
• 申請（專利權）人: 成都申威科技有限責任公司
• 主分類號: G06F1/16
• 分類號: G06F1/16
• 代理公司: 成都華風專利事務所(普通合伙) 51223
• 代理人: 徐豐;張巨箭

1.一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，包括SW421處理器、申威套片ICH2、DDR3插槽、PCIE插槽、SPIFLASH、USB3.0接口、USB2.0接口、網絡PHY芯片、網口、音頻解碼器、AUDIO接口，CPLD、顯存DDR3、VGA接口、DVI接口、PS/2接口、UART接口、SATA3.0接口、RTC；

具體的，所述SW421處理器為64位字長的RISC架構高性能通用處理器，單芯片中集成了4個同構的Core3A核心、8MB的三級共享Cache、兩路64位DDR3存儲控制器、兩路第三代標準PCI-E接口、支持調試和管理的維護接口以及符合IEEE1149.1標準的測試接口；

所述申威ICH2套片集成多層次片上通信結構、高性能PCI-E交叉開關、圖形圖像子系統、DDR2/3存儲控制器、高速輸入輸出部件、低速輸入輸出部件以及系統控制部件。

2.根據權利要求1所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述三級共享Cache的一級指令Cache容量為32KB，采用四路組相聯結構，虛地址訪問方式，Cache行大小為128字節，采用可容錯的偶校驗，一級數據Cache容量為32KB，采用四路組相聯結構，物理地址訪問方式，Cache行大小為128字節，采用可糾錯的ECC校驗，二級Cache容量為512KB，采用八路組相聯結構，物理地址訪問方式，Cache行大小為128字節，為指令和數據混合Cache，采用可糾錯的ECC校驗。

3.根據權利要求1所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述高性能PCI-E交叉開關包括1個X8上行端口，2個X8下行端口，可拆分為2個X4端口；1個X8下行端口，不可拆分，且僅當芯片配置為當PCIE-E開關使用時。

4.根據權利要求1所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述SW421處理器外掛兩個DDR3插槽，組成雙通道內存通道，外掛一片SPIFLASH，用于保存自身的配置信息和代碼，外接一路PCIE3.0接口，用于系統的PCIE設備擴展。

5.根據權利要求1所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述SW421處理器與ICH2通過一路PCIE2.0接口連接，該PCIE2.0接口為SW421與ICH2之間的主要數據通路。

6.根據權利要求1所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述ICH2套片自身集成的USBPHY，擴展出6路USB接口，其中4路為USB3.0接口，2路為USB2.0接口。

7.根據權利要求1所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述ICH2套片與SW421通過一路PCIE2.0接口連接，該PCIE2.0接口為SW421與ICH2之間的主要數據通路。

8.根據權利要求7所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述高速輸入輸出部件包括10M/100M/1G以太網控制器、USB3.0多端口控制器、SATA3.0多端口控制器、多通道高速DMA控制器。

9.根據權利要求6所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述低速輸入輸出部件包括AC‘97控制器、UART控制器、I2C控制器、SPI控制器、PS/2鍵盤鼠標控制器、LPCHost控制器、GPIO與可編程中斷控制器。

10.根據權利要求1所述的一種基于申威421處理器和ICH2套片的MicroATX主板，其特征在于，所述圖形圖像子系統為獨立顯存架構，包含DDR3顯存，支持64/32位數據寬度、8/16位顆粒；多通道高速DMA控制器，支持主存和顯存之間的數據傳輸、圖形加速單元GPU，支持2D/3D硬件加速；視頻加速單元VPU，支持MPEG-2/4、H.263/264、WMV、RealVideo、VC-1、AVS、DIVX視頻格式硬件編解碼)、雙通道標準DVO顯示輸出接口，支持1080P高清顯示；雙通道1080P獨立顯示。