[實用新型]一種存儲器控制裝置及數(shù)字芯片

有效

• 申請?zhí)枺?/td>: 201920209025.0
• 申請日: 2019-02-19
• 公開（公告）號: CN209248517U
• 公開（公告）日: 2019-08-13
• 發(fā)明（設(shè)計）人: 姜一舟;方成銓;韓雄川;花省;黃戈;柴亮;王白羽;楊前軍
• 申請（專利權(quán)）人: 上海矽久微電子有限公司
• 主分類號: G06F12/14
• 分類號: G06F12/14
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

1.一種存儲器控制裝置，其特征在于，包括：外部控制接口、密鑰控制模塊以及讀寫控制模塊，其中：

所述外部控制接口與外部設(shè)備相連，用于接收所述外部設(shè)備發(fā)送的外部控制信息，其中，所述外部控制信息包括：數(shù)據(jù)讀取信息，或數(shù)據(jù)寫入信息及密鑰；

所述密鑰控制模塊分別與所述外部控制接口以及所述讀寫控制模塊相連，用于在確定接收的所述密鑰為正確密鑰時，開啟所述讀寫控制模塊的寫入權(quán)限；

所述讀寫控制模塊分別與所述外部控制接口以及存儲器相連，用于根據(jù)所述數(shù)據(jù)讀取信息從所述存儲器的對應(yīng)存儲地址中讀取數(shù)據(jù)，或者，在確定所述讀寫控制模塊的寫入權(quán)限被開啟時，根據(jù)所述數(shù)據(jù)寫入信息將待存儲數(shù)據(jù)燒寫至所述存儲器的對應(yīng)存儲地址。

2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，還包括總線控制接口；

所述總線控制接口分別與所述讀寫控制模塊以及中央處理器相連，用于接收所述中央處理器發(fā)送的數(shù)據(jù)讀取信息。

3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，還包括數(shù)據(jù)校驗?zāi)K；

所述讀寫控制模塊，還用于在將待存儲數(shù)據(jù)燒寫至所述存儲器的對應(yīng)存儲地址時，將所述待存儲數(shù)據(jù)對應(yīng)的校驗碼燒寫至所述存儲器的目標存儲地址，并在根據(jù)所述中央處理器發(fā)送的數(shù)據(jù)讀取信息從所述存儲器的對應(yīng)存儲地址中讀取數(shù)據(jù)時，從所述存儲器的目標存儲地址讀取對應(yīng)的校驗碼；

所述數(shù)據(jù)校驗?zāi)K分別與所述總線控制接口以及所述讀寫控制模塊相連，用于對通過所述總線控制接口傳輸?shù)乃鲎x寫控制模塊讀取的數(shù)據(jù)按照預(yù)設(shè)校驗算法進行計算，并將計算結(jié)果與讀取的校驗碼進行對比，根據(jù)對比結(jié)果確定讀取的所述數(shù)據(jù)是否異常。

4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，還包括狀態(tài)寄存器；

所述狀態(tài)寄存器分別與所述讀寫控制模塊、密鑰控制模塊以及所述外部控制接口相連，用于記錄所述讀寫控制模塊的數(shù)據(jù)讀寫狀態(tài)以及所述密鑰控制模塊的密鑰驗證狀態(tài)，以使所述外部設(shè)備通過所述外部控制接口獲取所述數(shù)據(jù)讀寫狀態(tài)和所述密鑰驗證狀態(tài)。

5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，還包括串并轉(zhuǎn)換模塊；

所述串并轉(zhuǎn)換模塊設(shè)置于所述外部控制接口與所述讀寫控制模塊、所述密鑰控制模塊以及所述狀態(tài)寄存器之間，分別與所述外部控制接口、讀寫控制模塊、所述密鑰控制模塊以及所述狀態(tài)寄存器相連，用于將所述外部控制接口接收的外部串行信號轉(zhuǎn)換成內(nèi)部并行信號，并將相連的其他模塊傳輸?shù)膬?nèi)部并行信號轉(zhuǎn)換成外部串行信號。

6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述讀寫控制模塊具體包括非0位判斷子模塊和數(shù)據(jù)寫入子模塊，其中：

所述非0位判斷子模塊與所述外部控制接口相連，用于在根據(jù)所述數(shù)據(jù)寫入信息將待存儲數(shù)據(jù)燒寫至所述存儲器的對應(yīng)存儲地址之前，依次遍歷所述待存儲數(shù)據(jù)中的每個比特位，判斷所述待存儲數(shù)據(jù)中當前指向的比特位是否為非0位；

所述數(shù)據(jù)寫入子模塊分別與所述非0位判斷子模塊以及所述存儲器相連，用于在所述待存儲數(shù)據(jù)中當前指向的比特位為非0位時，將所述存儲器的對應(yīng)存儲地址的比特位燒寫成1。

7.根據(jù)權(quán)利要求1-6任一項所述的裝置，其特征在于，所述存儲器為電可編程熔絲EFUSE。

8.一種數(shù)字芯片，其特征在于，所述數(shù)字芯片上集成有中央處理器、存儲器以及如上述權(quán)利要求1-7任一項所述的存儲器控制裝置，其中：

所述中央處理器與所述存儲器控制裝置的總線控制接口相連，用于在檢測到數(shù)據(jù)讀取指令時，生成數(shù)據(jù)讀取信息，并將所述數(shù)據(jù)讀取信息發(fā)送至所述存儲器控制裝置；

所述存儲器控制裝置與所述存儲器相連，用于根據(jù)所述數(shù)據(jù)讀取信息從所述存儲器中讀取數(shù)據(jù)，并將所述數(shù)據(jù)通過所述總線控制接口返回給所述中央處理器。

9.根據(jù)權(quán)利要求8所述的數(shù)字芯片，其特征在于，所述存儲器為電可編程熔絲EFUSE。