[實用新型]一種低于失真FSK信號發生器

有效

• 申請號: 201920068563.2
• 申請日: 2019-01-15
• 公開（公告）號: CN209132617U
• 公開（公告）日: 2019-07-19
• 發明（設計）人: 紀鐵軍;童子權;張寶生;任麗軍
• 申請（專利權）人: 哈爾濱理工大學
• 主分類號: G05B19/042
• 分類號: G05B19/042;H03B19/00
• 代理公司: 哈爾濱市偉晨專利代理事務所(普通合伙) 23209
• 代理人: 趙君

1.一種低于失真FSK信號發生器，其特征在于，包括晶振、FPGA模塊和模擬電路；所述FPGA模塊包括鎖相環單元、第一分頻器單元、第二分頻器單元、第一觸發器單元、第二觸發器單元和移相器單元；所述晶振與鎖相環單元相連，所述鎖相環單元分別與第一觸發器單元、第一分頻器單元相連，所述第一分頻器單元分別與第二觸發器單元、第二分頻器單元相連，所述第二分頻器單元與移相器單元相連，所述第一觸發器單元、第二觸發器單元、移相器單元分別與模擬電路相連；

所述模擬電路包括第一濾波電路、第二濾波電路和模擬開關選擇電路；所述第一濾波電路的輸出端、第二濾波電路的輸出端分別與模擬開關選擇電路的輸入端相連；所述第一觸發器單元的輸出端與第二濾波電路的輸入端連接，所述第二觸發器單元的輸出端與第一濾波電路的輸入端連接，所述移相器單元的輸出端與模擬開關選擇電路的輸入端連接。

2.根據權利要求1所述一種低于失真FSK信號發生器，其特征在于，所述第一濾波電路包括電阻R1、電阻R2、電阻R3、電阻R4、電阻R16、電阻R5、電阻R6、電阻R7、模擬開關KG4、運算放大器AD1、運算放大器AD2和濾波器2；所述電阻1和電阻2分別連接模擬開關KG4，所述模擬開關KG4串聯電阻R3，所述電阻R3連接運算放大器AD1的正極輸入端，所述運算放大器AD1的負極輸入端分別串聯電阻R4和電阻R16，所述電阻R4連接地線，所述運算放大器AD1的輸出端分別連接電阻R16和濾波器2，所述濾波器2串聯電阻R5，所述電阻R5連接運算放大器AD2的正極輸入端，所述運算放大器AD2的負極輸入端分別連接電阻R6和電阻R7，所述電阻R6連接地線，所述電阻R7連接運算放大器AD2的輸出端。

3.根據權利要求2所述一種低于失真FSK信號發生器，其特征在于，所述第二濾波電路包括電阻R9、電阻R10、電阻R11、電阻R12、電阻R13、電阻R14、運算放大器AD3、運算放大器AD4和濾波器1；所述電阻R9連接運算放大器AD3的正極輸入端，運算放大器AD3的負極輸入端分別連接電阻R10和電阻R11，所述電阻R10連接地線，所述運算放大器AD3的輸出端分別連接電阻R11和濾波器1的輸入端，所述濾波器1的輸出端串聯電阻R12，所述電阻R12連接運算放大器AD4的正極輸入端，所述運算放大器AD4的負極輸入端分別連接電阻R13和電阻R14，所述電阻R13連接地線，所述電阻R14連接運算放大器AD4的輸出端。

4.根據權利要求3所述一種低于失真FSK信號發生器，其特征在于，所述模擬開關選擇電路包括電阻R8、電阻R15、模擬開關KG1、模擬開關KG2和模擬開關KG3；所述運算放大器AD2的輸出端連接模擬開關KG2的IN1端，所述模擬開關KG2的IN0端通過電阻R8接地，所述運算放大器AD4的輸出端連接模擬開關KG1的IN0端，所述模擬開關KG1的IN1端通過電阻R15接地，所述模擬開關KG1的輸出端、模擬開關KG2的輸出端分別連接模擬開關KG3的輸入端，所述移相器單元分別連接模擬開關KG1、模擬開關KG2和模擬開關KG3。

5.根據權利要求1所述一種低于失真FSK信號發生器，其特征在于，還包括運算放大器，所述運算放大器的輸入端連接模擬開關選擇電路的輸出端。