[實用新型]一種帶隙基準電路有效
| 申請號： | 201920034512.8 | 申請日： | 2019-01-09 |
| 公開（公告）號： | CN208969535U | 公開（公告）日： | 2019-06-11 |
| 發明（設計）人： | 王昕宇 | 申請（專利權）人： | 上海奧令科電子科技有限公司 |
| 主分類號： | G05F1/56 | 分類號： | G05F1/56 |
| 代理公司： | 北京慕達星云知識產權代理事務所(特殊普通合伙) 11465 | 代理人： | 李冉 |
| 地址： | 200000 上海市浦東新區自由貿*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 晶體管 本實用新型 發射極跟隨電路 放大器 帶隙基準電路 負反饋回路 運算放大器 正反饋回路 負反饋 和運算 電路 電源抑制比 工藝成本 集成度 正反饋 運放 集合 占用 | ||
1.一種帶隙基準電路，其特征在于，包括：正反饋回路、負反饋回路和發射極跟隨電路；
所述正反饋回路包括晶體管M1、運算放大器OP1、晶體管M3和運算放大器OP2；所述負反饋回路包括晶體管M2、運算放大器OP1、晶體管M3和運算放大器OP2；
所述晶體管M1、所述晶體管M2和所述晶體管M3的源極均與電源電壓VDD相連，所述晶體管M1的漏極與所述運算放大器OP1的反相輸入端相連，所述晶體管M2的漏極與所述運算放大器OP1的正相輸入端相連，所述運算放大器OP1的輸出端與所述晶體管M3的柵極相連，所述晶體管M3的漏極與所述運算放大器OP2的反相輸入端相連，所述運算放大器OP2的正相輸入端與所述晶體管M1相連，所述運算放大器OP2的輸出端連接所述晶體管M1的柵極和所述晶體管M2的柵極；
所述晶體管M1的柵極連接所述晶體管M2的柵極；
所述發射極跟隨電路包括三極管Q2和電阻R2，所述三極管Q2的發射極與所述電阻R2的一端相連，所述三極管Q2的集電極與所述運算放大器OP1的正相輸入端連接，所述三極管的基極與所述運算放大器OP2的反相輸入端連接，所述電阻R2的另一端接地。
2.根據權利要求1所述的一種帶隙基準電路，其特征在于，還包括補償電路，所述補償電路第一補償電路和第二補償電路；
所述第一補償電路包括電容C1和電容C2，所述第二補償電路包括電容C3和電阻R3；
所述電容C1的一端與所述晶體管M1的漏極相連，另一端與所述運算放大器OP2的輸出端和所述電容C2的一端相連，所述電容C2的另一端與所述晶體管M2和所述運算放大器OP1的正向輸入端相連；
所述電容C3的一端與所述運算放大器OP1的輸出端和所述晶體管M3的柵極相連，另一端與所述電阻R3相連，所述電阻R3的另一端連接所述三極管Q2的基極。
3.根據權利要求2所述的一種帶隙基準電路，其特征在于，還包括三極管Q1，所述三極管Q1的基極與所述三極管Q2的基極相連，所述三極管Q1的集電極與所述晶體管M1的漏極相連，所述三極管Q1的發射極接地。
4.根據權利要求3所述的一種帶隙基準電路，其特征在于，三極管Q1和電阻Q2均通過電阻R1接地。
5.根據權利要求1所述的一種帶隙基準電路，其特征在于，在所述晶體管M3的漏極接入參考電壓Vref。
6.根據權利要求1-5中任意一項所述的一種帶隙基準電路，其特征在于，所述晶體管M1、所述晶體管M2和所述晶體管M3均為P型MOS晶體管。
7.根據權利要求1-5中任意一項所述的一種帶隙基準電路，其特征在于，所述三極管Q1和所述三極管Q2為NPN三極管；所述三極管Q1和所述三極管Q2的發射極面積比為1：N，N為整數。
8.根據權利要求7所述的一種帶隙基準電路，其特征在于，N為8。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海奧令科電子科技有限公司，未經上海奧令科電子科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201920034512.8/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種帶隙基準電壓源及電子設備
- 下一篇：一種帶隙基準源電路
