[實用新型]一種自提高效率電路及芯片

有效

• 申請?zhí)枺?/td>: 201920000922.0
• 申請日: 2019-01-02
• 公開（公告）號: CN209419481U
• 公開（公告）日: 2019-09-20
• 發(fā)明（設計）人: 王昊;陳燕鑫;徐正文;楊帆;陽超
• 申請（專利權）人: 深圳市仁天芯科技有限公司
• 主分類號: H02M3/00
• 分類號: H02M3/00
• 代理公司: 中山市科企聯(lián)知識產權代理事務所(普通合伙) 44337
• 代理人: 楊立銘

1.一種自提高效率電路，包括主降壓電路，所述主降壓電路的輸入VIN到內部邏輯供電VCC,通過LDO1模塊降壓，其特征在于：還包括與所述主降壓電路并聯(lián)的偏置降壓支路，所述偏置降壓支路的偏置電壓腳BIAS到內部邏輯供電VCC，通過LDO2模塊降壓，

當輸入電壓VIN和供電電壓VCC壓差小時，主降壓電路導通，偏置電壓支路導通截止；當輸入電壓VIN和供電電壓VCC壓差大時，所述偏置電壓支路導通，主降壓電路截止。

2.根據權利要求1所述的自提高效率電路，其特征在于：還包括與所述LDO2模塊串聯(lián)的二極管D1。

3.根據權利要求2所述的自提高效率電路，其特征在于：供電電壓VCC電壓為5V。

4.一種芯片，其特征在于：包括如權利要求1-3任一項所述的自提高效率電路。

5.根據權利要求4所述的芯片，其特征在于：所述芯片為MP1463芯片，所述芯片的引腳BST串聯(lián)一電容C4后與引腳SW連接，所述引腳SW串聯(lián)一電感L1和電阻R1后與引腳FB連接；所述芯片的引腳VCC與一電容C5連接后接地；所述芯片的引腳FREQ與電阻R3連接后接地；所述芯片的引腳SS與電容C3連接后接地。

6.根據權利要求5所述的芯片，其特征在于：所述芯片的引腳VIN連接有用來維持電壓穩(wěn)定的電容C1，所述芯片的輸出VOUT連接有用來濾波的電容C2。