[發明專利]一種半導體器件及其制備方法、電子裝置

有效

• 申請號: 201911423898.2
• 申請日: 2019-12-31
• 公開（公告）號: CN113130314B
• 公開（公告）日: 2022-09-20
• 發明（設計）人: 賀騰飛;林軍;張建棟;黃仁瑞
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/306
• 分類號: H01L21/306;H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 馮永貞

本發明公開了一種半導體器件及其制備方法、電子裝置。所述制備方法包括：提供晶圓，在所述晶圓上形成有介電層，在所述介電層中形成有相互間隔的插塞，并且所述介電層的頂部露出所述插塞的頂部；執行化學機械研磨步驟，在研磨墊上同時添加研磨液和去離子水，對所述介電層進行研磨，去除部分所述介電層，以露出部分所述插塞并控制所述插塞凸出所述介電層的高度，其中，所述研磨液和所述去離子水的流量比為1:0.03?1:15，和/或所述研磨液和所述去離子水在所述研磨墊上的落點與所述研磨墊中心的距離為10cm?12cm。所述方法可以精準控制晶圓表面整體插塞(鎢?插塞)凸出的高度在500埃以內以及其均勻性，進而獲得高光潔、無損傷的表面以及穩定可靠的器件。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制備方 法、電子裝置。

背景技術

化學機械研磨是一種常用的實現表面全局平坦化的方法，其是化學腐蝕 作用和機械去除作用相結合的加工技術。

在鎢-化學機械研磨(W-CMP)工藝中，鎢-插塞接觸孔(tungsten contact hole)作為第一層金屬與器件的連接在不同納米尺度集成電路中仍是主流工 藝，且鎢插塞凸出的高度將影響其與金屬層的接觸性和器件的電學性能。另 外，晶圓表面膜層的均勻性及缺陷問題將直接影響光刻工藝聚焦和曝光線寬 (Critical width，CD)的精準度，進而導致器件失效。

目前在鎢-化學機械研磨(W-CMP)工藝中存在的問題是不能很好地控制 晶圓表面整體氧化物去除量的均勻性，導致W插塞凸出的高度均勻性存在較 大波動性，進而影響器件整體的電學性能。另外，延長過拋光時間會增加不 同圖案密集化區域的鎢插塞腐蝕(Wplug erosion)和鎢插塞凹陷(dishing) 等缺陷的發生。同時增加生產成本和影響生產效率。

因此，有必要對目前的鎢-化學機械研磨(W-CMP)工藝進行改進，以解 決現有技術中存在的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式 部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所 要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要 求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發明提供了一種半導體器件的制備方法， 所述制備方法包括：

提供晶圓，在所述晶圓上形成有介電層，在所述介電層中形成有相互間 隔的插塞，并且所述介電層的頂部露出所述插塞的頂部；

執行化學機械研磨步驟，在研磨墊上同時添加研磨液和去離子水，對所 述介電層進行研磨，去除部分所述介電層，以露出部分所述插塞并控制所述 插塞凸出所述介電層的高度，其中，所述研磨液和所述去離子水的流量比為 1:0.03-1:15，和/或所述研磨液和所述去離子水在所述研磨墊上的落點與所述 研磨墊中心的距離為10cm-12cm。

可選地，所述研磨液和所述去離子水的供應管道在豎直方向上從上往下 排布，以使所述研磨液和所述去離子水在所述研磨墊上均勻混合分布。

可選地，在所述研磨墊上同時添加所述研磨液和所述去離子水之前，所 述制備方法還包括：

執行研磨液預流步驟，以在所述研磨墊的表面形成平整的研磨液層，所 述晶圓間隔地位于所述研磨墊的上方。

可選地，在所述研磨液預流步驟中，所述研磨液的從供應管道流出路徑 與所述研磨墊所在水平面的夾角為45°-60°。

可選地，在所述研磨墊上同時添加所述研磨液和所述去離子水之后，所 述制備方法還包括：

使用去離子水對所述研磨墊和所述晶圓進行清洗。