[發明專利]一種基于DSP的總線控制電路

有效

• 申請號: 201911421722.3
• 申請日: 2019-12-31
• 公開（公告）號: CN111209235B
• 公開（公告）日: 2023-03-21
• 發明（設計）人: 宋杰;夏杰;李凱;趙江濤;陳飛茹;任歡
• 申請（專利權）人: 西安翔騰微電子科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/10
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 王海棟

本發明公開了一種基于DSP的總線控制電路，包括DSP模塊、固化模塊，所述固化模塊、所述異步總線和所述PCI總線均連接至所述DSP模塊，其中，FLASH模塊，用于固化所述異步總線和所述PCI總線、所述異步總線和第一設備或者所述PCI總線和第二設備之間通信的預設內容；DSP模塊，用于根據所述預設內容實現所述異步總線和所述PCI總線、所述異步總線和第一設備或者所述PCI總線和第二設備之間的通信。本發明的總線控制電路能夠實現異步總線和PCI總線的直接通信，還能實現異步總線和其它設備的直接通信以及PCI總線和其它設備的直接通信，解決了目前異步總線和PCI總線不能直接通信的問題。

技術領域

本發明屬于電子電路設計技術領域，具體涉及一種基于DSP的總線控制電路。

背景技術

異步總線沒有統一的時鐘而依靠各部件或設備內部定時操作，所有部件或設備是以信號握手的方式進行，即發送設備和接受設備互用請求(request)和確認(acknowledgement)信號來協調動作，總線操作時序不是固定的。因此，異步總線能兼容多種不同的設備，而且不必擔心時鐘變形或同步問題使得總線長度不受限制。

PCI(Peripheral Component Interconnect，外設部件互連標準)總線是一種兼容性最強、功能最全的計算機總線。其可同時支持多組外圍設備，且不受制于處理器，為CPU(中央處理器，Central Processing Unit)及高速外圍設備提供高性能、高吞吐量、低延遲的數據通路。PCI支持5V及3.3V的通信環境，以反射波作為通信基礎。當入射信號從無終端方向反射回來之后，反射波經過結構性干擾與入射波合成一體，完成電壓與電流的驅動任務，因此PCI又稱“非終端式傳輸總線”。

目前，雖然存在多種類接口通信轉換電路并被廣泛應用于工業控制等領域，但是受到系統接口類型限制影響，無法實現不同種類接口直接通信，尤其是對于異步總線和PCI總線而言，無法實現異步總線和PCI總線的直接通信。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種基于DSP的總線控制電路。本發明要解決的技術問題通過以下技術方案實現：

一種基于DSP的總線控制電路，包括DSP模塊、固化模塊，所述固化模塊、所述異步總線和所述PCI總線均連接至所述DSP模塊，其中，

FLASH模塊，用于固化所述異步總線和所述PCI總線、所述異步總線和第一設備或者所述PCI總線和第二設備之間通信的預設內容；

DSP模塊，用于根據所述預設內容實現所述異步總線和所述PCI總線、所述異步總線和第一設備或者所述PCI總線和第二設備之間的通信。

在本發明的一個實施例中，還包括16個第一電阻和若干第二電阻，所述DSP模塊包括16個數據線引腳、若干地址線引腳，其中，

每個所述數據線引腳對應連接一所述第一電阻的第一端，所述第一電阻的第二端對應連接至所述PCI總線的數據線，每個所述地址線引腳對應連接一所述第二電阻的第一端，所述第二電阻的第二端對應連接至所述PCI總線的地址線。

在本發明的一個實施例中，還包括若干第三電阻，所述DSP模塊還包括2個第一片選信號引腳、2個第一字節使能信號引腳、第一使能信號引腳、第一讀使能信號引腳、第一寫使能信號引腳和第一數據收發準備信號引腳，其中，

所述第一片選信號引腳、所述第一字節使能信號引腳、所述第一使能信號引腳、所述第一讀使能信號引腳和所述第一寫使能信號引腳分別連接一第三電阻的第一端。

在本發明的一個實施例中，還包括四個第四電阻和若干第五電阻，其中，