[發明專利]一種適用于NRZ和PAM4高速信號分析的AC電容建模方法

在審

• 申請號: 201911420199.2
• 申請日: 2019-12-31
• 公開（公告）號: CN111177993A
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 陳懿;魯成;吳博文;朱振鋒;周飛飛;簡松
• 申請（專利權）人: 無錫市同步電子科技有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 聶啟新

1.一種適用于NRZ和PAM4高速信號分析的AC電容建模方法，其特征在于，所述方法包括：

確定待建模AC電容的性能參數實測值，所述性能參數實測值包括所述待建模AC電容的電容值、S參數和TDR曲線的實測值；

獲取所述待建模AC電容的外形尺寸數據并利用高精度電子顯微鏡獲取所述待建模AC電容的內部截面數據；

確定所述待建模AC電容的電容參數包括所述外形尺寸數據和內部截面數據，根據所述電容參數建立得到所述待建模AC電容的電容3D模型；

確定所述電容3D模型的性能參數仿真值，所述性能參數仿真值包括所述電容3D模型的電容值、S參數和TDR曲線的仿真值；

比較所述性能參數實測值和性能參數仿真值確定建模精度，若建模精度未達到預設精度閾值，則調整所述電容參數，并利用調整后的電容參數重新執行所述根據所述電容參數建立得到所述待建模AC電容的電容3D模型的步驟；否則，建模完成得到所述待建模AC電容對應的所述電容3D模型。

2.根據權利要求1所述的方法，其特征在于，所述待建模AC電容為片式多層陶瓷電容，所述內部截面數據包括所述待建模AC電容中覆蓋在陶瓷主體上的外電極的尺寸數據、內置在所述陶瓷主體內的內電極的尺寸數據，以及內電極與陶瓷主體之間的尺寸數據。

3.根據權利要求2所述的方法，其特征在于，

所述外電極的尺寸數據包括外電極覆蓋在所述陶瓷主體的端表面上的寬度，外電極的厚度；

所述內電極的尺寸數據包括形成所述內電極的子電極板層疊形成的組合高度、子電極板層疊形成的電容層數、每個子電極板的厚度、相鄰兩個子電極板之間的間距、相鄰兩個子電極板之間的錯位距離；

所述內電極與陶瓷主體之間的尺寸數據包括所述內電極與所述陶瓷主體的長邊、寬邊和高邊之間距離。

4.根據權利要求1-3任一所述的方法，其特征在于，所述比較所述性能參數實測值和性能參數仿真值確定建模精度，包括：

檢測電容值的仿真值相對于電容值的實測值的電容誤差是否在第一誤差范圍內、檢測S參數的仿真值相對于S參數的實測值的損耗誤差是否在第二誤差范圍內、檢測TDR曲線的仿真值相對于TDR曲線的實測值的阻抗誤差是否在第三誤差范圍內；

若電容誤差在所述第一誤差范圍內、損耗誤差在所述第二誤差范圍內、阻抗誤差在所述第三誤差范圍內，則確定建模精度已達到所述預設精度閾值，否則確定建模精度未達到所述預設精度閾值。