[發(fā)明專利]單片機(jī)檢測(cè)電路及相應(yīng)的檢測(cè)的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201911412778.2
• 申請(qǐng)日: 2019-12-31
• 公開(kāi)（公告）號(hào): CN113127273B
• 公開(kāi)（公告）日: 2023-07-14
• 發(fā)明（設(shè)計(jì)）人: 王桑;謝興華
• 申請(qǐng)（專利權(quán)）人: 華潤(rùn)微集成電路（無(wú)錫）有限公司
• 主分類號(hào): G06F11/22
• 分類號(hào): G06F11/22;G06F11/30
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

1.一種單片機(jī)檢測(cè)電路，其特征在于，所述的單片機(jī)檢測(cè)電路包括：

地址比較和程序存儲(chǔ)器的指令比較模塊，與中央處理器及程序存儲(chǔ)器相連接，用于對(duì)所述的中央處理器輸送至所述的程序存儲(chǔ)器的PC地址以及程序存儲(chǔ)器輸出的指令數(shù)據(jù)進(jìn)行校驗(yàn)；

所述的地址比較和程序存儲(chǔ)器的指令比較模塊包括地址比較子模塊和指令比較子模塊；

所述的地址比較子模塊的輸入端用于接收所述的PC地址，所述的地址比較子模塊的輸出端輸出對(duì)所述的PC地址的校驗(yàn)結(jié)果；

所述的指令比較子模塊的輸入端用于接收所述的程序存儲(chǔ)器輸出的數(shù)據(jù)，所述的指令比較子模塊的輸出端輸出對(duì)所述的程序存儲(chǔ)器輸?shù)臄?shù)據(jù)中的所述的指令數(shù)據(jù)的校驗(yàn)結(jié)果；

所述的地址比較子模塊包括第一減法器、第二減法器及與門；

所述的第一減法器的輸入端與所述的第二減法器的輸入端共同構(gòu)成所述的地址比較子模塊的輸入端，將所述的PC地址輸入所述的第一減法器與第二減法器，分別與所述的第一減法器中設(shè)置的閾值及所述的第二減法器中設(shè)置的閾值進(jìn)行比較；

所述的第一減法器的輸出端與所述的與門的第一輸入端相連接，所述的第二減法器的輸出端與所述的與門的第二輸入端相連接；

所述的與門的輸出端構(gòu)成所述的地址比較子模塊的輸出端。

2.根據(jù)權(quán)利要求1所述的單片機(jī)檢測(cè)電路，其特征在于，所述的指令比較子模塊用于對(duì)所述的指令數(shù)據(jù)中的操作碼進(jìn)行校驗(yàn)。

3.根據(jù)權(quán)利要求2所述的單片機(jī)檢測(cè)電路，其特征在于，所述的指令比較子模塊包括：操作碼提取單元、譯碼單元及逐位比較單元；

所述的操作碼提取單元的輸入端構(gòu)成所述的指令比較子模塊的輸入端，所述的操作碼提取單元的輸出端與所述的譯碼單元的輸入端相連接，所述的操作碼提取單元用于從所述的程序存儲(chǔ)器輸出的數(shù)據(jù)中提取所述的操作碼；

所述的逐位比較單元的輸入端與所述的譯碼單元中用于輸出與所述的操作碼對(duì)應(yīng)的數(shù)據(jù)的端口對(duì)應(yīng)連接，所述的逐位比較單元的輸出端作為所述的指令比較子模塊的輸出端，輸出所述的對(duì)所述的指令數(shù)據(jù)的校驗(yàn)結(jié)果。

4.根據(jù)權(quán)利要求3所述的單片機(jī)檢測(cè)電路，其特征在于，所述的指令比較子模塊還包括第一或門、第二或門、選擇器及觸發(fā)器；

所述的第一或門的第一輸入端與所述的譯碼單元中用于輸出與長(zhǎng)調(diào)用子程序指令對(duì)應(yīng)的數(shù)據(jù)的端口相連接；

所述的第一或門的第二輸入端與所述的譯碼單元中用于輸出與長(zhǎng)跳轉(zhuǎn)指令對(duì)應(yīng)的數(shù)據(jù)的端口相連接；

所述的第一或門的輸出端與所述的選擇器的第一輸入端相連接，所述的選擇器的第二輸入端接地；

所述的觸發(fā)器的輸入端與所述的選擇器的輸出端相連接，所述的觸發(fā)器的時(shí)鐘端接時(shí)鐘信號(hào)；所述的觸發(fā)器的輸出端同時(shí)與所述的選擇器的選擇端及所述的第二或門的第一輸入端相連接；

所述的逐位比較單元的輸出端與所述的第二或門的第二輸入端相連接；

所述的第二或門的輸出端作為所述的指令比較子模塊的輸出端，輸出所述的對(duì)所述的指令數(shù)據(jù)的校驗(yàn)結(jié)果。

5.根據(jù)權(quán)利要求1所述的單片機(jī)檢測(cè)電路，其特征在于，所述的地址比較和程序存儲(chǔ)器的指令比較模塊將對(duì)所述的中央處理器輸送至所述的程序存儲(chǔ)器的PC地址以及所述的程序存儲(chǔ)器輸出的指令數(shù)據(jù)進(jìn)行校驗(yàn)的校驗(yàn)結(jié)果輸送至所述的中央處理器。

6.一種基于權(quán)利要求1～5中任一項(xiàng)所述的單片機(jī)檢測(cè)電路實(shí)現(xiàn)單片機(jī)檢測(cè)的方法，其特征在于，所述的方法為：

所述的地址比較和程序存儲(chǔ)器的指令比較模塊對(duì)所述的中央處理器輸送至所述的程序存儲(chǔ)器的PC地址以及程序存儲(chǔ)器輸出的指令數(shù)據(jù)逐個(gè)進(jìn)行校驗(yàn)，以對(duì)單片機(jī)的工作狀態(tài)進(jìn)行監(jiān)測(cè)。