[發明專利]一種改善短波數字預失真性能的系統及方法

有效

• 申請號: 201911411633.0
• 申請日: 2019-12-31
• 公開（公告）號: CN111064439B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 任繼軍;王小軍;劉琪;趙勇
• 申請（專利權）人: 西安烽火電子科技有限責任公司
• 主分類號: H03F3/24
• 分類號: H03F3/24;H03F3/189;H03F1/32;H03F1/02;H04L25/49
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙) 61218
• 代理人: 包春菊

1.一種改善短波數字預失真性能的系統，其特征在于，包括：第一模數轉換器、算法核心模塊、數字通道模塊和功率放大器；

其中，所述算法核心模塊包含數字預失真器和預失真參數提取模塊；所述數字通道模塊包含數字上變頻器、數模轉換器、第二模數轉換器和數字下變頻器；

所述第一模數轉換器的信號輸出端與所述數字預失真器的第一信號輸入端電連接，所述數字預失真器的第一信號輸出端與所述數字上變頻器的信號輸入端電連接；所述數字預失真器的第二信號輸出端與所述預失真參數提取模塊的第一信號輸入端電連接，所述預失真參數提取模塊的信號輸出端與所述數字預失真器的第二信號輸入端電連接；

所述數字上變頻器的信號輸出端與數模轉換器的信號輸入端電連接，所述數模轉換器的信號輸出端與功率放大器的信號輸入端電連接，所述功率放大器的信號輸出端與第二模數轉換器的信號輸入端電連接，所述第二模數轉換器的信號輸出端與數字下變頻器的信號輸入端電連接，所述數字下變頻器的信號輸出端與所述預失真參數提取模塊的第二信號輸入端；

所述數字預失真器內設置有abs函數模塊、FIR濾波器、多個查找表、多個延時器、多個乘法器、第一加法器和第二加法器；

其中，第一模數轉換器的第一信號輸出端與第一乘法器的第一信號輸入端電連接，所述第一模數轉換器的第二信號輸出端與abs函數模塊的信號輸入端電連接；所述第一模數轉換器的第三信號輸出端與第一延時器的信號輸入端電連接；

所述abs函數模塊的第一信號輸出端與FIR濾波器的信號輸入端電連接，所述FIR濾波器的信號輸出端與查找表LUT0的信號輸入端電連接，所述查找表LUT0的信號輸出端與第一加法器的第一信號輸入端電連接；

所述abs函數模塊的第二信號輸出端與查找表LUT1的信號輸入端電連接，所述查找表LUT1的信號輸出端與第一加法器的第二信號輸入端電連接；

所述abs函數模塊的第三信號輸出端與第二延時器的信號輸入端電連接，所述第二延時器的第一信號輸出端與查找表LUT2的信號輸入端電連接，所述查找表LUT2的信號輸出端與第一加法器的第三信號輸入端電連接；

所述第二延時器的第二信號輸出端與查找表LUT3的信號輸入端電連接，所述查找表LUT3的信號輸出端與第二乘法器的第二信號輸入端電連接；

所述第一延時器的第一信號輸出端與第二乘法器的第一信號輸入端電連接，第一延時器的第二信號輸出端與第三延時器的信號輸入端電連接，所述第三延時器的第一信號輸出端與第三乘法器的第一信號輸入端電連接；

所述第二延時器的第三信號輸出端與第四延時器的信號輸入端電連接，所述第四延時器的第一信號輸出端與查找表LUT4的信號輸入端電連接，所述查找表LUT4的信號輸出端與第三乘法器的第二信號輸入端電連接；

依次類推，第2j-3個延時器的第一信號輸出端與第j個乘法器的第一信號輸入端電連接，所述第2j-3個延時器的第二信號輸出端與第2j-1個延時器的信號輸入端電連接；

第2j-2個延時器的信號輸出端與查找表LUT(j+1)的信號輸入端電連接，所述查找表LUT(j+1)的信號輸出端與第j個乘法器的第二信號輸入端電連接；

第一乘法器、第二乘法器……第j個乘法器的信號輸出端分別與第二加法器的信號輸入端電連接，所述第二加法器輸出的信號即為數字預失真器的輸出信號；其中，j≥2。

2.一種改善短波數字預失真性能的方法，其特征在于，包括以下步驟：

步驟1，第一模數轉換器將基帶信號轉換為數字基帶信號，數字基帶信號經過數字預失真器處理后，得預失真信號；

步驟2，預失真信號經數字預失真器的第一輸出端輸送至數字上變頻器，數字上變頻器將所述預失真信號轉換為中頻數字信號，中頻數字信號經數模轉換器轉換為中頻模擬信號，中頻模擬信號經功率放大器放大后，得放大后的中頻模擬信號；

步驟3，放大后的中頻模擬信號經第二模數轉換器轉換為放大后的中頻數字信號，放大后的中頻數字信號經數字下變頻器轉換為放大后的低頻信號，放大后的低頻信號輸送至預失真參數提取模塊；

步驟4，預失真信號經數字預失真器的第二輸出端輸送至預失真參數提取模塊，預失真參數提取模塊對放大后的中頻模擬信號和預失真信號進行處理，得到預失真參數，再輸送至數字預失真器進行實時預失真。