[發(fā)明專利]一種消除直流失調(diào)電壓全差分運(yùn)算放大器電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201911409900.0
• 申請(qǐng)日: 2019-12-31
• 公開(kāi)（公告）號(hào): CN111030610B
• 公開(kāi)（公告）日: 2023-05-16
• 發(fā)明（設(shè)計(jì)）人: 孫偉;黃繼成
• 申請(qǐng)（專利權(quán)）人: 上海磐啟微電子有限公司
• 主分類號(hào): H03F1/30
• 分類號(hào): H03F1/30;H03F1/26;H03F3/45
• 代理公司: 上海旭誠(chéng)知識(shí)產(chǎn)權(quán)代理有限公司 31220
• 代理人: 鄭立

1.一種消除直流失調(diào)電壓全差分運(yùn)算放大器電路，其特征在于，包括第一級(jí)運(yùn)放模塊、第二級(jí)運(yùn)放模塊和直流失調(diào)信號(hào)放大模塊和共模反饋運(yùn)放模塊，所述第一級(jí)運(yùn)放模塊差分輸入端接收差分輸入信號(hào)，所述第一級(jí)運(yùn)放模塊差分輸出端電連接至所述第二級(jí)運(yùn)放模塊差分輸入端，所述第二級(jí)運(yùn)放模塊差分輸出端輸出差分輸出信號(hào)，所述直流失調(diào)信號(hào)放大模塊通過(guò)采集所述差分輸出信號(hào)，并進(jìn)行濾波以取得直流失調(diào)信號(hào)，經(jīng)放大后送至所述第一級(jí)運(yùn)放模塊差分輸出端；

所述第一級(jí)運(yùn)放模塊包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第六NMOS管，所述第一NMOS管和第二NMOS管的柵極作為所述第一級(jí)運(yùn)放模塊差分輸入端接收所述差分輸入信號(hào)，所述第一NMOS管和第二NMOS管的源極并接與所述第六NMOS管的漏極電連接，所述第六NMOS管的源極接地，所述第一NMOS管的漏極與所述第一PMOS管的漏極并接作為所述第一級(jí)運(yùn)放模塊差分輸出端的一端與所述第二級(jí)運(yùn)放模塊差分輸入端的一端電連接，所述第二NMOS管的漏極與所述第二PMOS管的漏極并接作為所述第一級(jí)運(yùn)放模塊差分輸出端的另一端與所述第二級(jí)運(yùn)放模塊差分輸入端的另一端電連接，所述第一PMOS管和第二PMOS管的源極接入電源，所述第一PMOS管和第二PMOS管的柵極并接引入所述共模電壓VCM，所述第六NMOS管的柵極引入偏置電壓VB；

所述第二級(jí)運(yùn)放模塊包括第三PMOS管、第四PMOS管、第五NMOS管和第八NMOS管，所述第三PMOS管和第四PMOS管的柵極作為所述第二級(jí)運(yùn)放模塊差分輸入端與所述第一級(jí)運(yùn)放模塊差分輸出端電連接，所述第五NMOS管的漏極與所述第三PMOS管的漏極并接作為所述第二級(jí)運(yùn)放模塊差分輸出端的一端，所述第八NMOS管的漏極與所述第四PMOS管的漏極并接作為所述第一級(jí)運(yùn)放模塊差分輸出端的另一端，所述第三PMOS管和第四PMOS管的源極接入電源，所述第五NMOS管和第八NMOS管的源極接地，所述第五NMOS管和第八NMOS管的柵極引入偏置電壓VB，所述第三PMOS管的柵極和漏極依次接入米勒補(bǔ)償電容C_C和調(diào)零電阻R_Z，所述第四PMOS管的柵極和漏極依次接入另一米勒補(bǔ)償電容C_C和另一調(diào)零電阻R_Z；

所述直流失調(diào)信號(hào)放大模塊包括直流失調(diào)信號(hào)差分放大器、第七NMOS管和直流失調(diào)信號(hào)采樣模塊，所述直流失調(diào)信號(hào)差分放大器差分輸入端接收通過(guò)所述直流失調(diào)信號(hào)采樣模塊獲得的所述直流失調(diào)信號(hào)，所述直流失調(diào)信號(hào)差分放大器差分輸出端電連接至所述第一級(jí)運(yùn)放模塊差分輸出端，所述直流失調(diào)信號(hào)差分放大器公共端電連接至所述第七NMOS管漏極，所述第七NMOS管源極接地，所述第七NMOS管的柵極引入偏置電壓VB；

所述共模反饋運(yùn)放模塊包括第五PMOS管、第六PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和輸出信號(hào)采樣模塊，所述輸出信號(hào)采樣模塊采集所述差分輸出信號(hào)，抵消差分信號(hào)后獲得所述反饋電壓vfb，所述第九NMOS管的柵極引入所述參考電壓，所述第十NMOS管的柵極接收所述反饋電壓vfb，所述第九NMOS管和第十NMOS管的源極并接與所述第十一NMOS管的漏極電連接，所述第九NMOS管的漏極與所述第五PMOS管的柵極和漏極并接，所述第十NMOS管的漏極與所述第六PMOS管的柵極和漏極并接輸出所述共模電壓VCM，所述第五PMOS管和第六PMOS管的源極接入電源，所述第十一NMOS管的源極接地，所述第十一NMOS管的柵極引入偏置電壓VB。

2.如權(quán)利要求1所述的消除直流失調(diào)電壓全差分運(yùn)算放大器電路，其特征在于，還包括共模反饋運(yùn)放模塊，所述共模反饋運(yùn)放模塊通過(guò)采集所述差分輸出信號(hào)得到反饋電壓vfb，經(jīng)與參考電壓VREF比較放大后作為共模電壓VCM送至所述第一級(jí)運(yùn)放模塊。

3.如權(quán)利要求1所述的消除直流失調(diào)電壓全差分運(yùn)算放大器電路，其特征在于，所述直流失調(diào)信號(hào)差分放大器包括第三NMOS管和第四NMOS管，所述第三NMOS管和第四NMOS管的柵極作為所述直流失調(diào)信號(hào)差分放大器差分輸入端引入所述直流失調(diào)信號(hào)，所述第三NMOS管和第四NMOS管的漏極作為所述直流失調(diào)信號(hào)差分放大器差分輸出端送至所述第一級(jí)運(yùn)放模塊差分輸出端，所述第三NMOS管和第四NMOS管的源極并接作為所述直流失調(diào)信號(hào)差分放大器公共端。