[發明專利]噪聲放大電路和包括該噪聲放大電路的存儲器裝置

在審

• 申請號: 201911409741.4
• 申請日: 2019-12-31
• 公開（公告）號: CN112039446A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 孫琯琇;金東鉉;鄭堯韓
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03F1/38
• 分類號: H03F1/38
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

1.一種噪聲放大電路，該噪聲放大電路包括：

第一穩壓器，所述第一穩壓器被提供外部電壓以輸出第一內部電壓；

第二穩壓器，所述第二穩壓器按照與所述第一穩壓器相同的方式配置并且被提供所述外部電壓以輸出第二內部電壓；

放大器，所述放大器被配置為放大所述第一內部電壓和所述第二內部電壓之間的噪聲以輸出放大電壓；以及

多個外圍電路，所述多個外圍電路通過被提供所述第一內部電壓來進行工作。

2.根據權利要求1所述的噪聲放大電路，其中，從所述第一穩壓器輸出的所述第一內部電壓從所述噪聲放大電路輸出，并且由所述放大器接收以輸出所述放大電壓，并且

其中，所述放大器接收從所述第二穩壓器輸出的所述第二內部電壓。

3.根據權利要求1所述的噪聲放大電路，其中，所述第一穩壓器包括低壓差穩壓器LDO。

4.根據權利要求3所述的噪聲放大電路，其中，所述LDO包括第一開關，所述第一開關被配置為接收所述外部電壓并且將所述第一內部電壓輸出到所述放大器。

5.根據權利要求4所述的噪聲放大電路，其中，所述第一開關包括響應于基于參考電壓和所述外部電壓的分壓電壓的比較電壓而導通或截止的晶體管。

6.根據權利要求3所述的噪聲放大電路，其中，所述LDO包括：

第一電阻器和第二電阻器，所述第一電阻器和所述第二電阻器對所述外部電壓進行分壓以輸出分壓電壓；

第一比較器，所述第一比較器將所述分壓電壓與參考電壓進行比較以輸出比較電壓；以及

第一開關，所述第一開關響應于所述比較電壓而輸出比所述外部電壓低閾值電壓的電壓作為所述第一內部電壓。

7.根據權利要求6所述的噪聲放大電路，其中，將所述第一電阻器和所述第二電阻器聯接在一起的節點聯接到所述第一比較器的第一輸入端子，并且

其中，所述參考電壓被施加到所述第一比較器的另一輸入端子。

8.根據權利要求6所述的噪聲放大電路，其中，所述第一開關包括響應于所述比較電壓而導通或截止的NMOS晶體管。

9.根據權利要求1所述的噪聲放大電路，其中，所述放大器包括第二比較器，所述第二比較器放大所述第一內部電壓和所述第二內部電壓之間的電壓差以輸出所述放大電壓。

10.一種存儲器裝置，該存儲器裝置包括：

存儲器單元陣列，所述存儲器單元陣列被配置為存儲數據；

外圍電路，所述外圍電路被配置為將數據編程到所述存儲器單元陣列、讀取所存儲的數據或擦除所存儲的數據；以及

邏輯電路，所述邏輯電路被配置為控制所述外圍電路，

其中，所述外圍電路包括輸入電路，所述輸入電路將外部電壓切換為第一內部電壓和第二內部電壓并且使用所述第一內部電壓和所述第二內部電壓通過數據焊盤來接收數據。

11.根據權利要求10所述的存儲器裝置，其中，所述外圍電路包括：

電壓發生器，所述電壓發生器響應于操作信號而產生用于各種操作的操作電壓；

行解碼器，所述行解碼器響應于行地址而選擇至少一條字線；

頁緩沖器組，所述頁緩沖器組響應于頁緩沖器信號而臨時存儲并傳輸編程數據或讀取數據；

列解碼器，所述列解碼器響應于列地址而在列線和所述頁緩沖器組之間傳輸數據；以及

輸入/輸出電路，所述輸入/輸出電路包括所述輸入電路，其中，所述輸入/輸出電路通過所述數據焊盤傳輸和接收數據，或者從控制器接收命令和地址并且將所述命令和所述地址傳輸到所述邏輯電路。