[發(fā)明專利]準循環(huán)校正子解碼器的硬件實施方案

在審

• 申請?zhí)枺?/td>: 201911407496.3
• 申請日: 2019-12-31
• 公開（公告）號: CN112530507A
• 公開（公告）日: 2021-03-19
• 發(fā)明（設(shè)計）人: 張帆;美薩姆·阿沙迪;呂宣宣;陳劍青
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王瑩;趙永莉

1.一種降低解碼器的復雜度的方法，包括：

接收基于從準循環(huán)線性碼生成的所傳送的碼字的噪聲碼字；

基于所述噪聲碼字計算多個校正子；

從所述多個校正子中選擇第一校正子；

根據(jù)所述第一校正子生成存儲器單元地址；

基于所述存儲器單元地址，讀取與所述第一校正子相對應的陪集首；并且

基于所述噪聲碼字和所述陪集首確定所述所傳送的碼字的候選版本。

2.根據(jù)權(quán)利要求1所述的方法，其中并行計算所述多個校正子。

3.根據(jù)權(quán)利要求1所述的方法，其中基于所述多個校正子的十進制表示來選擇所述第一校正子，并且其中所述第一校正子具有與移位相關(guān)聯(lián)的最小十進制表示。

4.根據(jù)權(quán)利要求3所述的方法，進一步包括：

基于所述陪集首，確定錯誤模式；并且

將所述移位應用于所述錯誤模式以生成移位的錯誤模式，所述移位的錯誤模式用于確定所述所傳送的碼字的所述候選版本。

5.根據(jù)權(quán)利要求1所述的方法，其中基于哈希函數(shù)來生成所述存儲器單元地址，并且其中基于開放尋址技術(shù)來減少所述哈希函數(shù)的沖突。

6.根據(jù)權(quán)利要求1所述的方法，其中所述準循環(huán)線性碼是在閃存轉(zhuǎn)換層，即FTL中使用的準循環(huán)(256,240)線性碼，并且其中所述碼字是從邏輯塊地址，即LBA到物理塊地址，即PBA的映射。

7.根據(jù)權(quán)利要求1所述的方法，其中所述存儲器單元地址對應于存儲一個或多個陪集首并且排除校正子的存儲器。

8.根據(jù)權(quán)利要求7所述的方法，其中所述一個或多個陪集首中的每一個對應于多個校正子，所述多個校正子是與所述一個或多個陪集首中的每一個配對的校正子的循環(huán)移位。

9.一種降低解碼器的復雜度的設(shè)備，所述設(shè)備包括：

至少一個處理器；以及

非暫時性存儲器，所述非暫時性存儲器在其上存儲指令，在由所述至少一個處理器運行時，所述指令使得所述至少一個處理器：

接收基于從準循環(huán)線性碼生成的所傳送的碼字的噪聲碼字；

基于所述噪聲碼字計算多個校正子；

從所述多個校正子中選擇第一校正子；

根據(jù)所述第一校正子生成存儲器單元地址；

基于所述存儲器單元地址，讀取與所述第一校正子相對應的陪集首；并且

基于所述噪聲碼字和所述陪集首，確定所述所傳送的碼字的候選版本。

10.根據(jù)權(quán)利要求9所述的設(shè)備，其中并行計算所述多個校正子。

11.根據(jù)權(quán)利要求9所述的設(shè)備，其中基于所述多個校正子的十進制表示來選擇所述第一校正子，并且其中所述第一校正子具有與移位相關(guān)聯(lián)的最小十進制表示。

12.根據(jù)權(quán)利要求11所述的設(shè)備，其中在由所述至少一個處理器運行時，所述指令進一步使所述至少一個處理器：

基于所述陪集首，確定錯誤模式；并且

將所述移位應用于所述錯誤模式以生成移位的錯誤模式，所述移位的錯誤模式用于確定所述所傳送的碼字的所述候選版本。

13.根據(jù)權(quán)利要求9所述的設(shè)備，其中基于哈希函數(shù)來生成所述存儲器單元地址，并且其中基于開放尋址技術(shù)來減少所述哈希函數(shù)的沖突。

14.根據(jù)權(quán)利要求13所述的設(shè)備，其中基于線性反饋移位寄存器，即LFSR來實施所述哈希函數(shù)。

15.根據(jù)權(quán)利要求9所述的設(shè)備，其中所述存儲器單元地址對應于存儲一個或多個陪集首并且排除校正子的存儲器。