[發明專利]用于受管理存儲器的仲裁技術

在審

• 申請號: 201911402205.1
• 申請日: 2019-12-30
• 公開（公告）號: CN111381777A
• 公開（公告）日: 2020-07-07
• 發明（設計）人: D·A·帕爾默
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F11/10
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請涉及管理存儲器的仲裁技術。用于仲裁受管理NAND存儲器系統中的存儲器裝置的操作以使所述操作符合功率預算的裝置和技術。在實例中，一種方法可包含：在NAND存儲器系統的功率管理電路系統處接收NAND存儲器操作的操作改變指示，以及對功率信用和與所述操作改變指示相關聯的第一寄存器的值進行求和以提供所述NAND存儲器系統的瞬時功耗指示作為所述第一寄存器的所述值。

優先權

本申請要求2018年12月31日提交且標題為“受管理存儲器的仲裁技術”的第62/786,944號美國臨時專利申請和2019年3月5日提交且標題為“受管理存儲器的仲裁技術”的第16/293,295號美國專利申請的優先權，所述申請以全文引用的方式并入本文中。

技術領域

本公開論述存儲器，且更具體地說，論述用于仲裁受管理存儲器的技術。

背景技術

存儲器裝置可以提供為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包含易失性和非易失性存儲器。易失性存儲器需要電力來維持其數據，且包含隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)或同步動態隨機存取存儲器(SDRAM)等等。非易失性存儲器可在不被供電時保持所存儲的數據，且包含快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、靜態RAM(SRAM)、可擦除可編程ROM(EPROM)、電阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)、磁阻式隨機存取存儲器(MRAM)，或存儲類(例如，憶阻器)存儲器等等。

快閃存儲器用作用于廣泛范圍的電子應用的非易失性存儲器。快閃存儲器裝置通常包含允許高存儲器密度、高可靠性和低功耗的單晶體管浮動柵極或電荷阱存儲器單元的一或多個群組。兩個常見類型的快閃存儲器陣列架構包含NAND和NOR架構，以每一者的基本存儲器單元配置所布置的邏輯形式來命名。存儲器陣列的存儲器單元通常布置成矩陣。在實例中，陣列的一行中的每一浮動柵極存儲器單元的柵極耦合到存取線(例如，字線)。在NOR架構中，陣列的一列中的每一存儲器單元的漏極耦合到數據線(例如，位線)。在NAND架構中，陣列的一串中的每個存儲器單元的漏極以源極到漏極方式一起串聯耦合在源極線與位線之間。以指定傳遞電壓(例如，Vpass)驅動耦合到每一群組的未選定存儲器單元的柵極的字線，以使每一群組的未選定存儲器單元作為傳遞晶體管操作(例如，以不受其所存儲的數據值限制的方式傳遞電流)。

NOR或NAND架構半導體存儲器陣列中的每一快閃存儲器單元可單獨地或共同地編程到一個或數個經編程狀態。例如，單層級單元(SLC)可表示兩個經編程狀態(例如，1或0)中的一個，表示一個數據位。然而，快閃存儲器單元也可表示超過兩個經編程狀態中的一個，從而允許制造較高密度的存儲器而不增加存儲器單元的數目，因為每個單元可表示超過一個二進制數字(例如，超過一個位)。此類單元可稱為多狀態存儲器單元、多數位單元或多層級單元(MLC)。在某些實例中，MLC可指代每單元可存儲兩個數據位(例如，四個編程狀態中的一個)的存儲器單元，三層級單元(TLC)可指代每單元可存儲三個數據位(例如，八個編程狀態中的一個)的存儲器單元，且四層級單元(QLC)可每單元存儲四個數據位。MLC在本文中以其廣泛情形使用，指代每單元可存儲多于一個數據位(即，可表示超過兩個經編程狀態)的任何存儲器單元。

發明內容

用于仲裁受管理NAND存儲器系統中的存儲器裝置的操作以使操作符合功率預算的裝置和技術。在實例中，一種方法可包含：在NAND存儲器系統的功率管理電路系統處接收NAND存儲器操作的操作改變指示，以及對功率信用和與操作改變指示相關聯的第一寄存器的值進行求和以提供NAND存儲器系統的瞬時功耗指示作為第一寄存器的值。

此部分意欲提供對本專利申請的主題的概述。其并不意圖提供對本發明的排他性或窮舉性解釋。包含詳細描述以提供有關本專利申請的其它信息。

附圖說明