[發明專利]一種高速數字n/γ波形實時甄別的系統及方法

在審

• 申請號: 201911395887.8
• 申請日: 2019-12-30
• 公開（公告）號: CN113126140A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 黃強;謝學濤;何大志;吳垠鵬;劉福至;李忠;張志雄;張東
• 申請（專利權）人: 中核控制系統工程有限公司
• 主分類號: G01T1/36
• 分類號: G01T1/36;G01T1/204;G01T3/06
• 代理公司: 核工業專利中心 11007
• 代理人: 張雅丁

1.一種高速數字n/γ波形實時甄別的系統包括BC501A型液體閃爍體探測器，雙通道高速AD并行交替采樣電路、FPGA處理單元和上位機；

其特征在于：BC501A型液體閃爍體探測器將信號分兩路傳送給兩個14位、500mps的AD9684芯片，芯片將數據進行初步處理再將處理好的數據匯總傳送給FPGA處理單元，FPGA處理單元進一步處理信號，再將最后處理結果傳送給上位機；

兩片采樣位數為14位，采樣速率為500MSps的AD9684芯片組成的高速并行交替采樣AD電路、xc7a100tfgg4842l芯片組成的FPGA數字處理單元和RS232串口數據發送電路組成；

探測器模塊輸出的電脈沖經過放大和單端轉LVDS差分類型等信號調理后，送入高速AD電路中進行全波形數字采樣；

在FPGA中將兩通道采樣位數為14位，采樣速率為500MSPS的數字信號整合成單通道14位，1GSps的數據流，利用算法對信號進行處理和甄別；最后將相關的甄別參數和粒子測量參數通過串口發送到上位機中，顯示甄別參數二維分布及相應的中子和γ譜。

2.一種高速數字n/γ波形實時甄別方法，其特征在于：波形實時甄別的具體步驟如下；

1)n/γ射線入射到BC501A型液體閃爍體探測器中，光電倍增管陽極收集電脈沖信號；

2)模擬脈沖信號經過簡單調理后，連接雙通道AD采樣電路交替并行高速采樣，全波形量化為數字信號；

3)兩通道并行采樣數據流送入FPGA，在FPGA中首先將該兩通道信號拼接整合成單通道雙倍采樣速率的數據流；然后對數據流進行數字濾波平滑、閾值判別、基線估計與恢復、堆積判別等處理；最后提取脈沖歸一化后的面積值和后沿時間兩部分甄別參數；結合該兩部分甄別參數特征，與設定的閾值參數綜合比較，最終確定粒子類型；

4)根據通訊協議內容對測量數據進行打包，送入RS232串口發送模塊；5)上位機接收有效測量數據后，顯示甄別參數的二維分布及相應的中子和γ譜分布；

上述步驟5)的具體步驟如下：5.1)上位機接收串口發送過來的數據包，根據通訊協議對數據包進行解析；5.2)對數據包中的數據做CRC驗證校驗，校驗結果與包尾的校驗值比較，判斷數據的準確性；5.3)對有效數據包中的測量數據顯示，顯示甄別參數的二維分布結果及相應的中子和γ譜分布。

3.如權利要求2所述的一種高速數字n/γ波形實時甄別方法，其特征在于：上述步驟2)的具體步驟如下：2.1)對光電倍增管陽極輸出的模擬信號進行放大和單端信號轉LVDS差分信號調理；2.2)調理后的模擬信號接入高速AD采樣電路完成全波形數字采樣；為實現1GSps、14位采樣精度、模擬帶寬達到2GHz的系統采樣指標，選用了兩片采樣精度為14位，采樣速率為500MSps的AD9684芯片完成雙通道交替并行采樣系統設計；2.3)基于時間交替并行采樣技術原理，由FPGA配置ADC采樣時鐘和片選等信號輸入完成相關采樣過程。

4.如權利要求2所述的一種高速數字n/γ波形實時甄別方法，其特征在于：上述步驟3)的具體步驟如下：3.1)在FPGA中逐點將兩通道數據拼接整合成單通道采樣位數為14位，采樣速率為1GSps的數字數據流；3.2)根據數字信號的頻譜特征，選用合適濾波算法降噪處理；3.3)逐點對采樣量進行閾值比較，若采樣量連續多次大于所設定的閾值，則認為檢測到一個有效核脈沖，該時刻為核脈沖到來的起始時刻；若在脈沖的后沿時刻，采樣量連續多次小于所設定的閾值，則認為該脈沖結束；從脈沖開始時刻到脈沖結束時刻持續的時間段為一個有效核脈沖區間；3.4)在無效核脈沖范圍內，根據基線估計算法計算選取的64個采樣量的平均值，該數值結果作為即將到來相鄰脈沖的基線值，最終基線恢復的結果為原始采樣量減去基線估計值；3.5)對數字信號進行堆積識別，如果脈沖發生堆積則予以排除，后續再做計數率校正工作；3.6)對沒有發生堆積的脈沖進行參數提取，獲取脈沖歸一化后的面積值和后沿時間兩部分甄別參數；3.7)將脈沖歸一化后的面積值與后沿時間分別與設定的閾值綜合比較，最終確定入射粒子的類型。