[發(fā)明專利]一種半導體結構的形成方法

有效

• 申請?zhí)枺?/td>: 201911393003.5
• 申請日: 2019-12-30
• 公開（公告）號: CN113130747B
• 公開（公告）日: 2022-12-23
• 發(fā)明（設計）人: 蔡巧明;王哲
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L49/02
• 分類號: H01L49/02
• 代理公司: 北京市一法律師事務所 11654
• 代理人: 劉榮娟

本申請涉及半導體技術領域，具體地涉及一種半導體結構的形成方法。所述形成方法包括：提供半導體襯底，在所述半導體襯底中形成堆疊式電容結構，所述堆疊式電容結構包括至少三層電極層以及位于相鄰電極層之間的絕緣層，所述電極層以及絕緣層延伸至半導體襯底表面；在所述堆疊式電容結構表面形成包括第一開口的光刻膠層，所述第一開口暴露位于最頂層的電極層；沿所述第一開口執(zhí)行刻蝕工藝，至暴露下一個電極層；對所述光刻膠層進行部分灰化，以擴大所述第一開口至設定值；沿所述第一開口繼續(xù)執(zhí)行刻蝕工藝，至暴露再下一個電極層；重復所述部分灰化工藝及刻蝕工藝至暴露全部電極層；去除所述光刻膠層。

技術領域

本申請涉及半導體技術領域，具體地涉及一種半導體結構的形成方法。

背景技術

電容器是在超大規(guī)模集成電路中常用的無源元件，主要包括多晶硅-絕緣體-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)、金屬-絕緣體-硅(MIS，Metal-Insulator-Silicon)和金屬-絕緣體-金屬(MIM，Metal-Insulator-Metal)等。其中，由于MIM電容器對晶體管造成的干擾最小，且可以提供較好的線性度(Linearity)和對稱度(Symmetry)，因此得到了更加廣泛的應用。

具有溝槽結構的MIM電容器具有更高的容量，低漏電，高可靠性。為了進一步增加容量，通常還會堆疊多層MIM結構。所述MIM電容器一般包括多層MIM結構以及電連通每層金屬層的接觸結構。為了形成所述接觸結構，需要先在所述MIM結構中形成多個貫通對應金屬層的開口，目前，通常每個開口都需要單獨光刻一次，成本十分高。

因此，有必要開發(fā)一種新的形成所述開口的方法，來降低成本。

發(fā)明內容

本申請?zhí)峁┮环N半導體結構的形成方法，可以降低成本。

本申請的一個方面提供一種半導體結構的形成方法，包括：提供半導體襯底，在所述半導體襯底中形成堆疊式電容結構，所述堆疊式電容結構包括至少三層電極層以及位于相鄰電極層之間的絕緣層，所述電極層以及絕緣層延伸至半導體襯底表面；在所述堆疊式電容結構表面形成包括第一開口的光刻膠層，所述第一開口暴露位于最頂層的電極層；沿所述第一開口執(zhí)行刻蝕工藝，至暴露下一個電極層；對所述光刻膠層進行部分灰化，以擴大所述第一開口至設定值；沿所述第一開口繼續(xù)執(zhí)行刻蝕工藝，至暴露再下一個電極層；重復所述部分灰化工藝及刻蝕工藝至暴露全部電極層；去除所述光刻膠層。

在本申請的一些實施例中，所述光刻膠層的起始厚度為0.1微米-5微米。

在本申請的一些實施例中，對所述光刻膠層進行部分灰化的工藝包括：將所述半導體襯底設置于真空灰化室；向所述真空灰化室導入灰化氣體。

在本申請的一些實施例中，所述灰化工藝的時間為5秒-150秒，灰化溫度為200攝氏度-375攝氏度。

在本申請的一些實施例中，所述灰化工藝的灰化氣體包括氨氣，氧氣，氮氣或氫氣中的一種或多種。

在本申請的一些實施例中，所述刻蝕包括濕法刻蝕或干法刻蝕。

在本申請的一些實施例中，所述每一絕緣層的厚度與材料都相同，所述每一電極層的厚度與材料都相同。

在本申請的一些實施例中，所述的堆疊式電容結構為：第一絕緣層，第一電極層，第二絕緣層，第二電極層，第三絕緣層，第三電極層，頂層絕緣層，頂層電極層，所述電極層以及絕緣層延伸至半導體襯底表面。

在本申請的一些實施例中，在所述半導體襯底中形成所述堆疊式電容結構的方法包括：提供半導體襯底，所述半導體襯底中形成有溝槽；在所述半導體襯底及溝槽表面依次形成第一絕緣層和第一電極層；在所述第一電極層表面依次形成第二絕緣層和第二電極層；在所述第二電極層表面依次形成第三絕緣層和第三電極層；在所述第三電極層表面依次形成頂層絕緣層和頂層電極層。