[發明專利]電阻式存儲器結構及其制作方法

有效

• 申請號: 201911390437.X
• 申請日: 2019-12-30
• 公開（公告）號: CN113130737B
• 公開（公告）日: 2022-02-22
• 發明（設計）人: 黃清俊;鄧允斌;歐陽錦堅;談文毅
• 申請（專利權）人: 聯芯集成電路制造(廈門)有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種電阻式存儲器結構及其制作方法，其中該電阻式存儲器結構包含一基底，一電阻式存儲器埋入基底，其中電阻式存儲器包含一下電極、一金屬氧化物層和一上電極，一第一摻雜區埋入基底并且圍繞下電極，一晶體管設置于電阻式存儲器的一側，其中晶體管包含一柵極結構位于基底上，一源極位于柵極結構的一側并且埋入基底，一漏極位于柵極結構的另一側并且埋入基底，其中第一摻雜區和漏極接觸。

技術領域

本發明涉及一種電阻式存儲器結構及其制作方法，特別是涉及一種電阻式存儲器設置于基底中的存儲器結構及其制作方法。

背景技術

電阻式存儲器(Resistive Random Access Memory,RRAM))是一種非揮發性存儲器的類型，提供下列優點：小的存儲單元尺寸、超高速操作、低功率操作、高耐久性以及CMOS相容性。

電阻式存儲器是主要的操作原理是利用金屬氧化物的阻值會隨著所加外加偏壓而改變進而產生不同的阻值來存儲數據，而如何辦別內部存儲的值，則由內部的阻值高低來做分別。

傳統上電阻式存儲器通常設置在后段制作工藝的金屬內連線中，取代原本金屬內連線的部分插塞的位置，然而此種方式在制作工藝上需要額外增加多張光掩模以定義電阻式存儲器，此外為了配合金屬內連線的厚度，電阻式存儲器的上電極、下電極和金屬氧化層的厚度不能夠隨意調整。

發明內容

有鑒于此，本發明提供一種電阻式存儲器結構及其制作方法，以解決上述問題。

根據本發明的一優選實施例，一種電阻式存儲器結構包含一基底，一電阻式存儲器埋入基底，其中電阻式存儲器包含一下電極、一金屬氧化物層和一上電極，一第一摻雜區埋入基底并且圍繞下電極，一晶體管設置于電阻式存儲器的一側，其中晶體管包含一柵極結構位于基底上，一源極位于柵極結構的一側并且埋入基底，一漏極位于柵極結構的另一側并且埋入基底，其中第一摻雜區和漏極接觸。

根據本發明的另一優選實施例，一種電阻式存儲器結構的制作方法，包含首先提供一基底，然后在基底中形成一凹槽，接著注入摻質于凹槽的底部以形成一第一摻雜區，之后依序形成一下電極、一金屬氧化物層和一上電極填入凹槽并且覆蓋基底的上表面，接續進行一平坦化制作工藝，以去除在凹槽之外的下電極、金屬氧化物層和上電極，余留在凹槽之內的下電極、金屬氧化物層和上電極構成一電阻式存儲器，最后在平坦化制作工藝之后，形成一晶體管設置于基底上并且位于電阻式存儲器的一側。

為讓本發明的上述目的、特征及優點能更明顯易懂，下文特舉優選實施方式，并配合所附的附圖，作詳細說明如下。然而如下的優選實施方式與附圖僅供參考與說明用，并非用來對本發明加以限制者。

附圖說明

圖1至圖7為本發明的一優選實施例所繪示電阻式存儲器結構的制作方法的示意圖；

圖8為電阻式存儲器的放大示意圖。

主要元件符號說明

10 基底 12 淺溝槽隔離

14 主動(有源)區域 16 氧化硅層

18 光致抗蝕劑 20 凹槽

22 離子注入制作工藝 24 第一摻雜區

26 金屬硅化物制作工藝 28 金屬硅化物層

30 下電極 32 金屬氧化物層

34 上電極 36 平坦化制作工藝