[發(fā)明專利]半導(dǎo)體芯片封裝結(jié)構(gòu)及其制備方法

在審

• 申請?zhí)枺?/td>: 201911387521.6
• 申請日: 2019-12-30
• 公開（公告）號: CN113130412A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設(shè)計）人: 徐罕;陳彥亨;吳政達;林正忠;高建章
• 申請（專利權(quán)）人: 盛合晶微半導(dǎo)體（江陰）有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/29;H01L23/498;H01L21/48;H01L21/56
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

本發(fā)明提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)及其制備方法。制備方法包括：提供半導(dǎo)體襯底，半導(dǎo)體襯底內(nèi)形成有若干個半導(dǎo)體芯片；形成導(dǎo)電柱，導(dǎo)電柱與半導(dǎo)體芯片電連接；形成溝槽，溝槽位于各半導(dǎo)體芯片之間，且環(huán)繞各半導(dǎo)體芯片；形成環(huán)氧樹脂層，環(huán)氧樹脂層將半導(dǎo)體芯片及導(dǎo)電柱塑封且填滿溝槽，導(dǎo)電柱暴露于環(huán)氧樹脂層的上表面；形成聚合樹脂層；于聚合樹脂層內(nèi)形成開口，開口暴露出導(dǎo)電柱；形成凸塊下金屬層；形成焊球；對半導(dǎo)體襯底的下表面進行減薄直至暴露出環(huán)氧樹脂層；于半導(dǎo)體襯底和環(huán)氧樹脂層的下表面形成保護膜；進行切割以得到多個相互獨立的半導(dǎo)體芯片封裝結(jié)構(gòu)。本發(fā)明有助于減少器件尺寸、降低器件功耗及延長器件使用壽命。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體芯片封裝制造領(lǐng)域，特別是涉及一種半導(dǎo)體芯片封裝結(jié)構(gòu)及其制備方法。

背景技術(shù)

隨著電子信息技術(shù)的飛速發(fā)展以及消費者需求的不斷提升，電子產(chǎn)品不斷趨向輕巧、多功能、低功耗發(fā)展。為了在更小的封裝面積下容納更多的引腳數(shù)，各種新型的封裝方式應(yīng)運而生，晶圓級芯片封裝(Wafer Level Chip Scale Packaging，簡稱WLCSP)就是其中的一種。所謂晶圓級芯片封裝顧名思義就是先在整片晶圓上進行封裝和測試，然后才切割成一個個獨立的芯片顆粒。現(xiàn)有的晶圓級芯片封裝通常是先在晶圓上形成重新布線層，再于重新布線層上形成塑封材料層，之后于塑封材料層中形成通孔并于通孔內(nèi)填充跟重新布線層電連接的金屬以實現(xiàn)器件的電性導(dǎo)出。這種傳統(tǒng)的封裝方法工藝較為復(fù)雜，導(dǎo)致生產(chǎn)成本的上升，且容易導(dǎo)致器件的不良，在形成重新布線層的過程中以及在塑封材料層內(nèi)形成開口的過程中容易導(dǎo)致錯位而難以準確地和芯片電連接，而在開口內(nèi)填充金屬的過程中因容易導(dǎo)致填充缺陷導(dǎo)致器件電阻偏大而使得器件性能下降，各結(jié)構(gòu)層之間的粘附性不強導(dǎo)致水汽易滲入封裝結(jié)構(gòu)內(nèi)，導(dǎo)致器件的可靠性和使用壽命下降。同時傳統(tǒng)方法封裝出的結(jié)構(gòu)普通偏大，不僅與器件小型化的市場需求背道而馳，同時容易導(dǎo)致器件功耗偏高等不足。此外，現(xiàn)有的晶圓級芯片封裝過程中通常還需借助載體進行芯片的切割分離，導(dǎo)致生產(chǎn)成本的上升。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中的晶圓級芯片封裝方法工藝流程復(fù)雜，導(dǎo)致生產(chǎn)成本偏高，且制備出的器件結(jié)構(gòu)偏大、電阻和功耗偏高、器件可靠性下降等問題。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)，所述半導(dǎo)體芯片封裝結(jié)構(gòu)包括半導(dǎo)體芯片、導(dǎo)電柱、環(huán)氧樹脂層、聚合樹脂層、凸塊下金屬層、焊球及保護膜；所述導(dǎo)電柱位于所述半導(dǎo)體芯片的上表面，所述導(dǎo)電柱與所述半導(dǎo)體芯片電連接；所述環(huán)氧樹脂層將所述半導(dǎo)體芯片及所述導(dǎo)電柱塑封且覆蓋所述半導(dǎo)體芯片的側(cè)壁，所述環(huán)氧樹脂層的下表面和所述半導(dǎo)體芯片的下表面相平齊，所述導(dǎo)電柱暴露于所述環(huán)氧樹脂層的上表面；所述聚合樹脂層位于所述環(huán)氧樹脂層的上表面，所述聚合樹脂層內(nèi)具有開口，所述開口暴露出所述導(dǎo)電柱；所述凸塊下金屬層位于所述導(dǎo)電柱的上表面且延伸到所述聚合樹脂層的上表面；所述焊球位于所述凸塊下金屬層的上表面，且所述焊球的上表面高于所述聚合樹脂層的上表面；所述保護膜位于所述半導(dǎo)體芯片和所述環(huán)氧樹脂層的下表面。

可選地，所述半導(dǎo)體芯片封裝結(jié)構(gòu)還包括金屬種子層，位于所述半導(dǎo)體芯片和所述導(dǎo)電柱之間。

可選地，所述凸塊下金屬層包括第一金屬層和第二金屬層，所述第一金屬層位于所述導(dǎo)電柱的上表面且延伸到所述聚合樹脂層的上表面，所述第二金屬層位于所述第一金屬層的上表面；所述第一金屬層包括銅和鈦中的一種，所述第二金屬層包括電鍍銅。

可選地，所述保護膜包括樹脂膜，所述保護膜的厚度為8～50μm。

本發(fā)明還提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)的制備方法，所述半導(dǎo)體芯片封裝結(jié)構(gòu)的制備方法包括如下步驟：

1)提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有若干個半導(dǎo)體芯片；

2)于所述半導(dǎo)體襯底的上表面形成導(dǎo)電柱，所述導(dǎo)電柱與所述半導(dǎo)體芯片電連接；