[發明專利]異構計算平臺的數據處理方法、裝置及可讀存儲介質

在審

• 申請號: 201911385140.4
• 申請日: 2019-12-28
• 公開（公告）號: CN111143272A
• 公開（公告）日: 2020-05-12
• 發明（設計）人: 楊宏斌;趙雅倩;董剛;劉海威
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: G06F15/173
• 分類號: G06F15/173
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 劉新雷

本申請公開了一種異構計算平臺的數據處理方法、裝置及計算機可讀存儲介質。其中，方法包括預先在主機內存空間中開辟數據存儲區域和數據處理結果存儲區域，在FPGA加速板卡內存空間中開辟待處理數據存儲區域和計算結果存儲區域。主機將待計算數據存儲在數據存儲區域后，向FPGA加速板卡下發數據處理請求，FPGA加速板卡主動從數據存儲區域讀取待計算數據并存儲至自己的待處理數據存儲區域；然后調用相應數據處理算法對待處理數據存儲區域中的待計算數據進行數據計算，得到數據計算結果并存儲于自己的計算結果存儲區域；最后主動將數據計算結果寫回至主機的數據處理結果存儲區域。本申請提高了異構計算平臺的數據傳遞效率，提升FPGA加速板卡的計算性能。

技術領域

本申請涉及異構計算技術領域，特別是涉及一種異構計算平臺的數據處理方法、裝置及計算機可讀存儲介質。

背景技術

隨著機器學習技術的快速發展，深度學習作為機器學習中一種基于對數據進行表征學習的方法，被廣泛應用。為了提高深度學習過程中的數據處理能力，相關技術均采用由主機端和FPGA(Field-Programmable Gate Array，現場可編程門陣列)加速板卡構成的異構計算平臺上，主機和FPGA加速卡之間為PCIE接口，信號交互和數據傳遞都通過該接口完成。主機端負責整體調度，FPGA加速板卡負責并行處理數據，不僅可緩解主機的計算壓力，還可有效提升數據處理效率。

對于異構計算平臺來說，原始數據或者說是待計算數據均是來自主機端，數據處理過程中，主機端需要源源不斷地將這些需要借用FPGA加速板卡執行數據處理操作的數據通過PCIE接口寫到加速卡的內存上，如圖1所示。通常這個過程是由主機端軟件來控制的，在主機和加速卡之間按照一種命令-應答的交互機制，主機將數據寫到加速卡的內存上后，發送命令給調度核控制加速器啟動計算，加速器完成計算后，將計算結果寫到本地內存上，這時調度核產生一個中斷信號給主機，主機收到后將結果讀回主機內存，隨后將下一組數據寫到加速卡上，如此循環。

由于主機軟件發出控制命令、得到中斷應答、啟動傳輸數據這些過程都需要較多的時鐘周期，且主機端可能會有別的軟件進程占用系統資源，數據傳遞效率不高，影響FPGA加速板卡的計算性能，對于例如深度學習推理計算中卷積加速器這種對時間極其敏感、追求極致性能的應用來說，如何消除這些時鐘周期的浪費，進一步提高計算效率為本領域技術人員需要解決的技術問題。

發明內容

本申請提供了一種異構計算平臺的數據處理方法、裝置及計算機可讀存儲介質，提高異構計算平臺的數據傳遞效率，提升FPGA加速板卡的計算性能。

為解決上述技術問題，本發明實施例提供以下技術方案：

本發明實施例一方面提供了一種異構計算平臺的數據處理方法，包括：

當接收到主機下發的數據處理請求，主動從所述主機的數據存儲區域讀取待計算數據并存儲至待處理數據存儲區域；

調用相應數據處理算法對所述待處理數據存儲區域中的待計算數據進行數據計算，得到數據計算結果；所述數據計算結果存儲于計算結果存儲區域；

主動將所述數據計算結果寫回至所述主機的數據處理結果存儲區域；

其中，所述數據存儲區域和所述數據處理結果存儲區域為預先從所述主機的內存空間中開辟得到；所述待處理數據存儲區域和所述計算結果存儲區域為預先從FPGA加速板卡的內存空間中開辟得到。

可選的，所述主動從所述主機的數據存儲區域讀取待計算數據并存儲至待處理數據存儲區域為：

主動從所述主機的第一數據存儲區域和/或第二數據存儲區域讀取待計算數據分別存儲至第一待處理數據存儲區域和第二待處理數據存儲區域；