[發(fā)明專利]一種新型的高鏡像抑制比有源CMOS多相濾波器電路

有效

• 申請?zhí)枺?/td>: 201911384775.2
• 申請日: 2019-12-28
• 公開（公告）號: CN111082778B
• 公開（公告）日: 2021-06-08
• 發(fā)明（設(shè)計）人: 陰玥;陳智通;康世安
• 申請（專利權(quán)）人: 西北工業(yè)大學(xué)
• 主分類號: H03H11/04
• 分類號: H03H11/04
• 代理公司: 西安嘉思特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 尹曉雪

1.一種的高鏡像抑制比有源CMOS多相濾波器電路，其特征在于，包括：I通路、Q通路、I通路差分輸入電壓端、I通路差分輸出端、Q通路差分輸入電壓端、Q通路差分輸出端、電源電壓VDD和MOS管M₁₃、M₁₄、M₁₅、M₁₆，所述I通路差分輸入電壓端包括輸入電壓端VI_{_IP}和輸入電壓端VI_{_In}，所述輸入電壓端VI_{_IP}的相位和所述輸入電壓端VI_{_In}的相位相差180°，所述Q通路差分輸入電壓端包括輸入電壓端VQ_{_IP}和輸入電壓端VQ_{_In}，所述輸入電壓端VQ_{_IP}的相位和所述輸入電壓端VQ_{_In}的相位相差180°，所述輸入電壓端VI_{_IP}的相位和所述輸入電壓端VQ_{_IP}的相位相差90°，所述輸入電壓端VI_{_IN}的相位和所述輸入電壓端VQ_{_IN}的相位相差90°，所述I通路包括一個低通跨導(dǎo)級和一個高通跨導(dǎo)級，分別為第一低通跨導(dǎo)級和第一高通跨導(dǎo)級；所述Q通路一個低通跨導(dǎo)級和一個高通跨導(dǎo)級，分別包括第二低通跨導(dǎo)級和第二高通跨導(dǎo)級，所述第一低通跨導(dǎo)級和所述第一高通跨導(dǎo)級的差分電壓輸入端均與所述I通路差分輸入電壓連接，所述第一低通跨導(dǎo)級的低通差分電壓輸入端包括差分電壓正輸入端V_{IP_I1}、差分電壓負輸入端V_{IN_I1}，所述第二低通跨導(dǎo)級的低通差分電壓輸入端包括差分電壓正輸入端V_{IP_Q1}、差分電壓負輸入端V_{IN_Q1}，所述第一高通跨導(dǎo)級的高通差分電壓輸入端包括差分電壓正輸入端V_{IP_I2}、差分電壓負輸入端V_{IN_I2}，所述第二高通跨導(dǎo)級的高通差分電壓輸入端包括差分電壓正輸入端V_{IP_Q2}、差分電壓負輸入端V_{IN_Q2}，所述第一低通跨導(dǎo)級、所述第二低通跨導(dǎo)級、所述第一高通跨導(dǎo)級和所述第二高通跨導(dǎo)級的輸出端均為差分輸出端；所述第一低通跨導(dǎo)級的低通差分輸出端包括電流正輸出端I_{OP_I1}、電流負輸出端I_{ON_I1}，所述第二低通跨導(dǎo)級的低通差分輸出端包括電流正輸出端I_{OP_Q1}、電流負輸出端I_{ON_Q1}，所述第一高通跨導(dǎo)級的高通差分輸出端包括電流正輸出端I_{OP_I2}、電流負輸出端I_{ON_I2}，所述第二高通跨導(dǎo)級的高通差分輸出端包括電流正輸出端I_{OP_Q2}、電流負輸出端I_{ON_Q2}；所述輸入電壓端VI_{_IP}連接所述差分電壓正輸入端V_{IP_I1}，所述輸入電壓端VI_{_In}連接所述差分電壓負輸入端V_{IN_I1}，所述輸入電壓端VI_{_IP}連接所述差分電壓正輸入端V_{IP_I2}，所述輸入電壓端VI_{_In}連接所述差分電壓負輸入端V_{IN_I2}；所述第二低通跨導(dǎo)級和所述第二高通跨導(dǎo)級的差分電壓輸入端均與所述Q通路差分輸入電壓連接，所述輸入電壓端VQ_{_IP}連接所述差分電壓正輸入端V_{IP_Q1}，所述輸入電壓端VQ_{_In}連接所述差分電壓負輸入端V_{IN_Q1}，所述第一高通跨導(dǎo)級的差分電壓輸入端包括差分電壓正輸入端V_{IP_Q2}、差分電壓負輸入端V_{IN_Q2}，所述輸入電壓端VQ_{_IP}連接所述差分電壓正輸入端V_{IP_Q2}，所述輸入電壓端VQ_{_In}連接所述差分電壓負輸入端V_{IN_Q2}；所述MOS管M₁₃、M₁₄、M₁₅、M₁₆的源極連接所述電源電壓VDD，所述MOS管M₁₃、M₁₄、M₁₅、M₁₆的柵極與漏極均短接，所述MOS管M₁₃的漏極連接所述第一低通跨導(dǎo)級的所述電流正輸出端I_{OP_I1}和所述第二高通跨導(dǎo)級的所述電流正輸出端I_{OP_Q2}后的結(jié)點作為所述I通路差分輸出端的電壓負輸出端VI_{_ON}；所述MOS管M₁₄的漏極連接所述第一低通跨導(dǎo)級的所述電流負輸出端I_{ON_I1}和所述第二高通跨導(dǎo)級的所述電流負輸出端I_{ON_Q2}后的結(jié)點作為所述I通路差分輸出端的電壓正輸出端VI_{_OP}；所述MOS管M₁₅連接所述第一高通跨導(dǎo)級的所述電流正輸出端I_{OP_I2}和所述第二低通跨導(dǎo)級的所述電流正輸出端I_{OP_Q1}后的結(jié)點作為所述Q通路差分輸出端的電壓正輸出端VQ_{_OP}；所述MOS管M₁₆連接所述第一高通跨導(dǎo)級的所述電流負輸出端I_{ON_I2}和所述第二低通跨導(dǎo)級的所述電流負輸出端I_{ON_Q1}后的結(jié)點作為所述Q通路差分輸出端的電壓負輸出端VQ_{_ON}；

所述低通跨導(dǎo)級包括MOS管M₁、M₂、M₇、M₈、負載電容C_L1、C_L2、寄生電容C_P1'、C_P2'、偏置電壓輸入端和低通差分電壓輸入端；所述MOS管M₁、M₂的柵極均連接所述偏置電壓輸入端，所述MOS管M₁、M₂的漏極均連接所述低通跨導(dǎo)級差分電流輸出端，所述MOS管M₁的源極同時連接所述MOS管M₇的漏極、所述負載電容C_L1的上極板和所述寄生電容C_P1'的上極板，所述負載電容C_L1的下極板接地，所述寄生電容C_P1'的下極板接地；所述MOS管M₇的柵極連接所述低通差分電壓輸入端，所述MOS管M₇的源極接地，所述MOS管M₇的漏極、所述負載電容C_L1的上極板和所述寄生電容C_P1'的上極板連接；所述MOS管M₂的源極同時連接所述MOS管M8的漏極、所述負載電容C_L2的上極板和所述寄生電容C_P2'的上極板，所述負載電容C_L2的下極板接地，所述寄生電容C_P2'的下極板接地；所述MOS管M₈的柵極連接所述低通差分電壓輸入端，所述MOS管M8的源極接地，所述MOS管M8的漏極、所述負載電容C_L2的上極板和所述寄生電容C_P2'的上極板連接；所述MOS管M1的漏極連接所述低通跨導(dǎo)級差分電流輸出端的差分電流正輸出端并輸出電流I_L；所述MOS管M₂的漏極連接所述低通跨導(dǎo)級差分電流輸出端的差分電流負輸出端并輸出電流-I_L；

所述高通跨導(dǎo)極包括MOS管M₃、M₄、M₅、M₆、M₉、M₁₀、M₁₁、M₁₂、負載電容C_L3、C_L4、寄生電容C_P3'、C_P4'、C_P5'、C_P6'、偏置電壓輸入端和高通差分電壓輸入端；所述MOS管M₃、M₄、M₅、M₆的柵極均連接所述偏置電壓輸入端，所述MOS管M₃、M₄、M₅、M₆的漏極均連接所述高通跨導(dǎo)級差分電流輸出端；所述MOS管M₃的源極同時連接所述MOS管M₉的漏極、所述負載電容C_L3的上極板和所述寄生電容C_P3'的上極板，所述負載電容C_L3的下極板接地，所述寄生電容C_P3'的下極板接地；所述MOS管M₉的柵極連接所述高通差分電壓輸入端，所述MOS管M₉的源極接地，所述MOS管M₉的漏極、所述負載電容C_L3的上極板和所述寄生電容C_P3'的上極板連接；所述MOS管M₄的源極同時連接所述MOS管M₁₀的漏極、所述負載電容CL4的上極板和所述寄生電容C_P4'的上極板，所述負載電容C_L4的下極板接地，所述寄生電容C_P4'的下極板接地；所述MOS管M₁₀的柵極連接所述高通差分電壓輸入端，所述MOS管M₁₀的源極接地，所述MOS管M₁₀的漏極、所述負載電容C_L4的上極板和所述寄生電容C_P4'的上極板連接；所述MOS管M₅的源極同時連接所述MOS管M₁₁的漏極和所述寄生電容C_P5'的上極板，所述寄生電容C_P5'的下極板接地，所述MOS管M₁₁的柵極連接所述高通差分電壓輸入端，所述MOS管M₁₁的漏極連接所述寄生電容C_P5'的上極板，所述MOS管M₁₁的源極接地；所述MOS管M₆的源極同時連接所述MOS管M₁₂的漏極和所述寄生電容C_P6'的上極板，所述寄生電容C_P6'的下極板接地，所述MOS管M₁₂的柵極連接所述高通差分電壓輸入端，所述MOS管M₁₂的漏極連接所述寄生電容C_P6'的上極板，所述MOS管M₁₂的源極接地；所述MOS管M₃和MOS管M₅的漏極連接所述高通跨導(dǎo)級差分電流輸出端的差分電流負輸出端并輸出電流-I_H；所述MOS管M₄和MOS管M₆的漏極連接所述高通跨導(dǎo)級差分電流輸出端的差分電流正輸出端并輸出電流I_H。