[發明專利]工藝傳感器

在審

• 申請號: 201911382899.7
• 申請日: 2019-12-27
• 公開（公告）號: CN113125920A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 孫浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

1.一種工藝傳感器，用于檢測工藝角，其特征在于，所述工藝傳感器包括：

自偏置基準電路，包括第一基準電路和第二基準電路，所述第一基準電路包括第一三極管和第二三極管，所述第一三極管的基極和集電極接地，所述第二三極管的基極和集電極接地，所述第二三極管的基極面積為所述第一三極管的基極面積的整數倍，所述第一基準電路適于輸出所述第二三極管的基極-發射極電壓作為第一參考電壓，所述第二基準電路包括第一NMOS晶體管，所述第一NMOS晶體管的柵極和漏極短接，所述第一NMOS晶體管的源極接地，所述第二基準電路適于輸出所述第一NMOS晶體管的漏極電壓作為第二參考電壓；

第一電壓電流轉換電路，與所述第一基準電路耦接，適于接收所述第一參考電壓并根據所述第一參考電壓輸出第一電流，所述第一電流與所述第一參考電壓成正比例關系；

第二電壓電流轉換電路，與所述第二基準電路耦接，適于接收所述第二參考電壓并根據所述第二參考電壓輸出第二電流，所述第二電流與所述第二參考電壓成正比例關系；

電流電壓轉換電路，與所述第一電壓電流轉換電路以及所述第二電壓電流轉換電路耦接，適于根據所述第一電流和第二電流獲得輸出電壓，所述輸出電壓與所述第二參考電壓和第一參考電壓的差值相關。

2.如權利要求1所述的工藝傳感器，其特征在于，所述第一基準電路還包括第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管和第一運算放大器，所述第二基準電路還包括第五PMOS晶體，其中，

所述第一PMOS晶體管的源極與電源電壓耦接；

所述第二PMOS晶體管的源極與所述電源電壓耦接，所述第二PMOS晶體管的柵極和所述第二PMOS晶體管的柵極耦接；

所述第三PMOS晶體管的源極和第一PMOS晶體管的漏極耦接，所述第三PMOS晶體管的柵極和漏極耦接，所述第三PMOS晶體管的漏極和所述第一三極管的發射極耦接；

所述第四PMOS晶體管的源極和第二PMOS晶體管的漏極耦接，所述第四PMOS晶體管的柵極和漏極耦接，所述第四PMOS晶體管的漏極和所述第二三極管的發射極耦接，所述第四PMOS晶體管的寬長比是所述第三PMOS晶體管的寬長比的整數倍；

所述第一運算放大器的同向輸入端和所述第一PMOS晶體管的漏極耦接，所述第一運算放大器的反向輸入端和所述第二PMOS晶體管的漏極耦接，所述第一運算放大器適于使所述第一PMOS晶體管的漏極電壓和第二PMOS晶體管的漏極電壓相等；

所述第五PMOS晶體的源極與所述電源電壓耦接，所述第五PMOS晶體的柵極與所述第一PMOS晶體管和第二PMOS晶體管的柵極耦接，所述第五PMOS晶體的漏極與所述第一NMOS晶體管的漏極耦接。

3.如權利要求2所述的工藝傳感器，其特征在于，所述第二基準電路還包括位于所述第五PMOS晶體管和第一NMOS晶體管之間的第六PMOS晶體管，所述第六PMOS晶體管的源極和所述第一PMOS晶體管的漏極耦接，所述第六PMOS晶體管的柵極和漏極短接，所述第六PMOS晶體管的漏極和所述第一NMOS晶體管的漏極耦接。

4.如權利要求2所述的工藝傳感器，其特征在于，所述第一PMOS晶體管、第二PMOS晶體管和第五PMOS晶體管的寬長比均相等。

5.如權利要求3所述的工藝傳感器，其特征在于，所述第六PMOS晶體管和第四PMOS晶體管的寬長比相等。