[發明專利]一種嵌入式CPU抗差分功耗分析裝置及方法

在審

• 申請號: 201911382805.6
• 申請日: 2019-12-27
• 公開（公告）號: CN111046381A
• 公開（公告）日: 2020-04-21
• 發明（設計）人: 習偉;李鵬;姚浩;黃凱;陳群
• 申請（專利權）人: 南方電網科學研究院有限責任公司;南方電網數字電網研究院有限公司;浙江大學
• 主分類號: G06F21/55
• 分類號: G06F21/55
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 郭帥

1.一種嵌入式CPU抗差分功耗分析裝置，其特征在于，包括嵌入式CPU、隨機中斷產生模塊、隨機指令產生模塊以及真隨機數發生器；

所述真隨機數發生器用于生成真隨機數并將隨機數傳送至隨機中斷產生模塊以及隨機指令產生模塊中；

所述隨機中斷產生模塊用于根據真隨機數生成隨機中斷信號，并將隨機中斷信號傳輸至嵌入式CPU；

所述隨機指令產生模塊用于根據真隨機數生成隨機指令；

所述嵌入式CPU用于根據隨機中斷信號執行隨機指令產生模塊中的隨機指令。

2.根據權利要求1所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，所述隨機中斷產生模塊包括有控制寄存器以及計數器；

所述控制寄存器用于產生隨機中斷信號以及隨機中斷清除信號；

所述計時器用于對隨機中斷信號產生的時間進行倒計時。

3.根據權利要求2所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，所述控制寄存器包括有1bit使能位，1bit清中斷位以及一組掩碼位；

所述使能位用于使能隨機中斷信號的產生；

所述清中斷位用于清除已產生的隨機中斷信號；

所述掩碼位用于對真隨機數發生器送入的真隨機數進行掩碼選擇，設置隨機中斷信號產生的間隔時間范圍。

4.根據權利要求3所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，所述計數器對掩碼后的真隨機數按時鐘遞減，在隨機中斷允許發生的條件下，當真隨機數減至0時，隨機中斷產生模塊產生隨機中斷信號。

5.根據權利要求1所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，所述隨機指令產生模塊包括有寄存器，所述寄存器用于存儲生成的隨機指令供嵌入式CPU讀取。

6.根據權利要求5所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，所述隨機指令包括進入保存，隨機運算及恢復退出。

7.根據權利要求6所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，隨機運算指令包括乘法運算，加法運算，以及清除中斷的內存訪問操作。

8.根據權利要求7所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，所述隨機指令產生模塊在隨機指令中以受限隨機化的選擇方式選擇出一條隨機指令供嵌入式CPU進行讀取。

9.根據權利于要求8所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，所述隨機指令產生模塊利用真隨機數生成不同的指令。

10.一種嵌入式CPU抗差分功耗分析方法，所述方法基于上述權利要求1～權利要求9任一項所述的一種嵌入式CPU抗差分功耗分析裝置，其特征在于，包括以下步驟：

真隨機數生成器生成真隨機數，并將真隨機數傳送至隨機中斷產生模塊以及隨機指令產生模塊中；

隨機中斷產生模塊根據真隨機數生成隨機中斷信號，并將隨機中斷信號傳輸至嵌入式CPU；

隨機指令產生模塊根據真隨機數生成隨機指令，并存儲在隨機指令產生模塊的寄存器中；

嵌入式CPU在接收到隨機中斷信號后，執行隨機指令產生模塊中存儲的隨機指令。