[發(fā)明專利]一種多芯片堆疊封裝結(jié)構(gòu)及其封裝方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201911381418.0
• 申請(qǐng)日: 2019-12-27
• 公開（公告）號(hào): CN111048479B
• 公開（公告）日: 2021-06-29
• 發(fā)明（設(shè)計(jì)）人: 楊巧;馬曉建;董晨
• 申請(qǐng)（專利權(quán)）人: 華天科技（南京）有限公司
• 主分類號(hào): H01L23/31
• 分類號(hào): H01L23/31;H01L23/49;H01L25/18;H01L21/60;H01L21/48;H01L21/56
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 馬貴香

本發(fā)明公開了一種多芯片堆疊封裝結(jié)構(gòu)及其封裝方法，采用呈階梯堆疊的多個(gè)芯片形成的封裝單元，呈階梯堆疊的芯片的引線端位于臺(tái)階表面，多個(gè)芯片的引線端通過(guò)芯片布線連接，芯片無(wú)需打線，減小了芯片的封裝體積，階梯塑封及多個(gè)芯片通過(guò)第二塑封體與基板塑封連接，導(dǎo)電線路之間不需要過(guò)孔連接，減小了因過(guò)孔鍍銅不滿帶來(lái)的開路問(wèn)題，同時(shí)簡(jiǎn)化導(dǎo)電線路形成步驟，節(jié)約打孔成本；多芯片堆疊垂直放置，降低了芯片由于懸空、承重過(guò)大而可能產(chǎn)生的裂片風(fēng)險(xiǎn)，同時(shí)，通過(guò)第二塑封體將多個(gè)封裝單元與基板塑封起到了二次保護(hù)的作用，提高了產(chǎn)品可靠性。

【技術(shù)領(lǐng)域】

本發(fā)明屬于存儲(chǔ)芯片封裝領(lǐng)域，涉及一種多芯片堆疊封裝結(jié)構(gòu)及其封裝方法。

【背景技術(shù)】

隨著消費(fèi)類電子產(chǎn)品的發(fā)展，高頻率、大容量、多功能性和高可靠性存儲(chǔ)器設(shè)備的需求日益增長(zhǎng)。現(xiàn)有的多芯片堆疊封裝通常是由多條焊線使芯片通過(guò)基板線路進(jìn)行電性連接，這種連接方法焊線細(xì)長(zhǎng)而使電性達(dá)不到預(yù)想需求，容易造成電性損失。因此，如何提升封裝可靠性及減小電性損失，是目前急需解決的一大難題。

【發(fā)明內(nèi)容】

本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種多芯片堆疊封裝結(jié)構(gòu)及其封裝方法。

為達(dá)到上述目的，本發(fā)明采用以下技術(shù)方案予以實(shí)現(xiàn)：

一種多芯片堆疊封裝結(jié)構(gòu)，包括基板、芯片和階梯塑封單元，階梯塑封單元包括塑封于基板上的階梯塑封體，階梯塑封體上端面為階梯結(jié)構(gòu)，階梯塑封體的階梯結(jié)構(gòu)表面設(shè)有與基板上端布線連接的第一塑封體表面線，多個(gè)芯片依次堆疊于階梯塑封體的階梯結(jié)構(gòu)上，芯片的接線端與第一塑封體表面線焊接，階梯塑封及多個(gè)芯片通過(guò)第二塑封體與基板塑封連接。

進(jìn)一步的，芯片的接線端與第一塑封體表面線之間設(shè)有焊墊。

進(jìn)一步的，相鄰兩個(gè)芯片之間通過(guò)粘著層連接。

進(jìn)一步的，階梯塑封的階梯高度等于一個(gè)芯片與一個(gè)粘著層的高度之和。

進(jìn)一步的，基板下端設(shè)有用于接線的錫球；基板的錫球通過(guò)基板內(nèi)部線路與基板上的布線連接。

一種多芯片堆疊封裝結(jié)構(gòu)的封裝方法，包括以下步驟：

步驟1)、在上端設(shè)有布線的基板上端塑封形成階梯塑封結(jié)構(gòu)；

步驟2)、在階梯塑封結(jié)構(gòu)的階梯表面貼設(shè)第一塑封體表面線形成階梯導(dǎo)電引線層；

步驟3)、然后將多個(gè)芯片依次焊接在階梯塑封結(jié)構(gòu)的階梯表面，使芯片接線端與第一塑封體表面線連接；

步驟4)、最后通過(guò)二次塑封將芯片5及階梯塑封結(jié)構(gòu)3塑封于基板1上形成多芯片堆疊封裝結(jié)構(gòu)。

進(jìn)一步的，階梯塑封結(jié)構(gòu)通過(guò)異型塑封模具在基板上通過(guò)塑封形成。

進(jìn)一步的，第一塑封體表面線通過(guò)噴涂或貼線在階梯塑封結(jié)構(gòu)的階梯表面形成導(dǎo)電線路層。

進(jìn)一步的，在芯片接線端與第一塑封體表面線之間設(shè)置焊墊。

進(jìn)一步的，多個(gè)芯片依次焊接在階梯塑封結(jié)構(gòu)時(shí)粘著層的厚度與芯片的高度之和等于階梯塑封的階梯高度。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果：

本發(fā)明一種多芯片堆疊封裝結(jié)構(gòu)，采用呈階梯堆疊的多個(gè)芯片形成的封裝單元，呈階梯堆疊的芯片的引線端位于臺(tái)階表面，多個(gè)芯片的引線端通過(guò)芯片布線連接，芯片無(wú)需打線，減小了芯片的封裝體積，階梯塑封及多個(gè)芯片通過(guò)第二塑封體與基板塑封連接，導(dǎo)電線路之間不需要過(guò)孔連接，減小了因過(guò)孔鍍銅不滿帶來(lái)的開路問(wèn)題，同時(shí)簡(jiǎn)化導(dǎo)電線路形成步驟，節(jié)約打孔成本；多芯片堆疊垂直放置，降低了芯片由于懸空、承重過(guò)大而可能產(chǎn)生的裂片風(fēng)險(xiǎn)，同時(shí)，通過(guò)第二塑封體將多個(gè)封裝單元與基板塑封起到了二次保護(hù)的作用，提高了產(chǎn)品可靠性。