[發明專利]存儲器裝置中的主機查詢響應生成

在審

• 申請號: 201911380375.4
• 申請日: 2019-12-27
• 公開（公告）號: CN111538609A
• 公開（公告）日: 2020-08-14
• 發明（設計）人: N·格勒斯;D·A·帕爾默
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請涉及存儲器裝置中的主機查詢響應生成。提供用于利用存儲器裝置生成對主機的響應的裝置和技術。可以執行來自主機的第一命令。可以確定所述第一命令的狀態。可以在所述第一命令的執行開始之后接收到來自所述主機有關第二命令的查詢。可以對所述查詢作出響應，所述響應包含有關所述第二命令的信息和所述第一命令的所述狀態。

技術領域

本申請涉及存儲器裝置。

背景技術

存儲器裝置通常提供為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包含易失性和非易失性存儲器。

易失性存儲器需要電力來維持其數據，且包含隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)或同步動態隨機存取存儲器(SDRAM)等等。

非易失性存儲器可當不被供電時保持所存儲的數據，且包含快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、靜態RAM(SRAM)、可擦除可編程ROM(EPROM)、電阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)或磁阻式隨機存取存儲器(MRAM)等等。

快閃存儲器用作用于廣泛范圍的電子應用的非易失性存儲器。快閃存儲器裝置通常包含允許高存儲器密度、高可靠性和低功耗的單晶體管浮動柵極或電荷阱存儲器單元的一或多個群組。

兩個常見類型的快閃存儲器陣列架構包含NAND和NOR架構，以每一者的基本存儲器單元配置所布置的邏輯形式來命名。存儲器陣列的存儲器單元通常布置成矩陣。在實例中，陣列的一行中的每個浮動柵極存儲器單元的柵極耦合到存取線(例如，字線)。在NOR架構中，陣列的一列中的每個存儲器單元的漏極耦合到數據線(例如，位線)。在NAND架構中，陣列的一串中的每一存儲器單元的漏極以源極到漏極方式一起串聯耦合在源極線與位線之間。

NOR和NAND架構半導體存儲器陣列都是通過解碼器來存取，所述解碼器通過選擇耦合到特定存儲器單元的柵極的字線來激活特定存儲器單元。在NOR架構半導體存儲器陣列中，一旦被激活，選定存儲器單元便使其數據值置于位線上，從而取決于特定單元經編程的狀態而造成不同電流流動。在NAND架構半導體存儲器陣列中，將高偏置電壓施加于漏極側選擇柵極(SGD)線。以指定傳遞電壓(例如，Vpass)驅動耦合到每一群組的未選定存儲器單元的柵極的字線以使每一群組的未選定存儲器單元作為傳遞晶體管操作(例如，以不受其所存儲的數據值限制的方式傳遞電流)。電流隨后從源極線通過每個串聯耦合的群組流動到位線，僅受每個群組中的選定存儲器單元限制，從而使選定存儲器單元的當前經編碼數據值置于位線上。

NOR或NAND架構半導體存儲器陣列中的每一快閃存儲器單元可個別地或共同地編程到一個或若干經編程狀態。舉例來說，單電平單元(SLC)可表示兩個編程狀態(例如，1或0)中的一個，從而表示一個數據位。

但是，快閃存儲器單元還可表示多于兩個編程狀態中的一個，從而允許制造更高密度的存儲器而不增大存儲器單元的數目，這是因為每個單元可表示多于一個二進制數字(例如，多于一個位)。此類單元可稱為多狀態存儲器單元、多位數單元或多電平單元(multi-level cell，MLC)。在某些實例中，MLC可以指每單元可存儲兩個數據位(例如，四個經編程狀態中的一個)的存儲器單元，三電平單元(triple-level cell，TLC)可以指每單元可存儲三個數據位(例如，八個經編程狀態中的一個)的存儲器單元，且四電平單元(quad-level cell，QLC)可每單元存儲四個數據位。MLC在本文中以其較廣泛情形使用，可指每單元可存儲多于一個數據位(即，可表示多于兩個經編程狀態)的任何存儲器單元。