1.一種全溫度范圍補償?shù)碾妷夯鶞试矗▎与娐贰⒁浑A溫度補償電路、比例疊加輸出電路和電流偏置電路，其特征在于，還包括低溫高階補償電路、高溫高階補償電路和負反饋回路，其中，啟動電路為電壓基準源提供啟動偏置電壓，電流偏置電路為一階溫度補償電路和負反饋回路提供偏置電流，負反饋回路與一階溫度補償電路和比例疊加輸出電路相連接，一階溫度補償電路、低溫高階補償電路和高溫高階補償電路通過比例疊加輸出電路輸出全溫度范圍內(nèi)經(jīng)高階補償?shù)碾妷夯鶞试础?/p>

2.根據(jù)權(quán)利要求1所述的全溫度范圍補償?shù)碾妷夯鶞试矗涮卣髟谟冢?/p>

所述電流偏置電路，包括PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP10、NMOS管MN1，電阻R1，NPN三極管Q3和PNP三極管Q6，其中，PMOS管MP2的柵極和漏極相連接同時接PMOS管MP3、MP4、MP5、MP6和MP7的柵極以及NPN三極管Q3的集電極，PMOS管MP4的源極接MP3的漏極，PMOS管MP3的源極接外接電源，PMOS管MP7的源極接MP6的漏極，PMOS管MP6的源極接外接電源，PMOS管MP7的漏極與PNP三極管Q7的發(fā)射極相連并作為節(jié)點F，PMOS管MP4的漏極接PNP三極管Q6的發(fā)射極，PNP三極管Q6的基極接PMOS管MP11的漏極并作為節(jié)點B，PNP三極管Q6的集電極接地，PMOS管MP10的柵極與NPN三極管Q3的基極相連接并作為節(jié)點E，PMOS管MP10的漏極與NMOS管MN1的柵極和漏極相連，PMOS管MP10的源極與節(jié)點G相連，NMOS管MN1的源極接地，NPN三極管Q3的發(fā)射極通過電阻R1接地；

所述一階溫度補償電路，包括PMOS管MP11、MP12，電阻R2、R3，NPN三極管Q4、Q5，其中，PMOS管MP11的柵極與漏極相連同時與PMOS管MP12的柵極和NPN管Q4的集電極相連，PMOS管MP12的漏極與NPN管Q5的集電極相連并作為節(jié)點A，NPN管Q4和Q5的基極分別與節(jié)點E相連接，通過電阻R2將NPN管Q4和NPN管Q5的發(fā)射極相連并作為節(jié)點C，節(jié)點C通過電阻R3接地，PMOS管MP11和MP12的源極相連并作為節(jié)點G；

所述負反饋回路，包括電容C1，PNP三極管Q7和NPN三極管Q9，其中，NPN三極管Q7的基極和電容C1的一端分別與節(jié)點A相連，電容C1的另一端接地，PNP三極管Q7的集電極接地，NPN三極管Q9的發(fā)射極作為輸出節(jié)點為VREF，NPN三極管Q7的發(fā)射極和NPN三極管Q9的基極相連并作為節(jié)點F；

所述低溫高階補償電路，包括電阻R2、R3、R5、R6，NPN三極管Q4、Q5，其中，電阻R6一端作為所述電壓基準源輸出端，另一端串接電阻R5，電阻R5另一端與NPN三極管Q4和Q5的基極相連；

所述高溫高階補償電路，包括電阻R2、R3、R4、R5、R6，NPN三極管Q4、Q5、Q10，電阻R6一端作為輸出節(jié)點VREF，另一端串接電阻R5，電阻R5另一端與NPN三極管Q4和Q5的基極相連，電阻R6和R5相接處為節(jié)點D并與NPN三極管Q10的集電極相連，NPN三極管Q10的基極與節(jié)點C相連，NPN三極管Q10的發(fā)射極通過電阻R4接地；

所述比例疊加輸出電路，包括NPN三極管Q9和電阻R5、R6，其中，NPN三極管Q9的基極與節(jié)點F相連，NPN三極管Q9的集電極與外接電源相連，NPN三極管的發(fā)射極與電阻R6相連，同時作為輸出節(jié)點VREF，電阻R6與R5串聯(lián)節(jié)點為D，電阻R5的另一端與節(jié)點E相連。