[實(shí)用新型]一種全溫度范圍補(bǔ)償?shù)碾妷夯鶞?zhǔn)源

無效

• 申請?zhí)枺?/td>: 201120147123.X
• 申請日: 2011-05-11
• 公開（公告）號: CN202067172U
• 公開（公告）日: 2011-12-07
• 發(fā)明（設(shè)計）人: 周澤坤;王慧芳;傅金;馬穎乾;明鑫;張波;李肇基
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 電子科技大學(xué)專利中心 51203
• 代理人: 周永宏

技術(shù)領(lǐng)域

本實(shí)用新型屬于電源技術(shù)領(lǐng)域，尤其涉及一種電壓基準(zhǔn)源的設(shè)計。

背景技術(shù)

在模擬、數(shù)模混合、甚至純數(shù)字電路都需要高精度的電壓基準(zhǔn)源，如A/D轉(zhuǎn)換器、DRAMS、電源轉(zhuǎn)化器、閃存控制電路等。電壓基準(zhǔn)源的穩(wěn)定性直接決定了電路性能的優(yōu)劣。描述電壓基準(zhǔn)源穩(wěn)定性的指標(biāo)主要有：電源抑制比、溫度系數(shù)等。為了滿足電路在惡劣的外界溫度環(huán)境下正常工作的要求，電壓基準(zhǔn)必須具有非常小的溫度系數(shù)，即非常高的溫度穩(wěn)定性。

電壓基準(zhǔn)源的功能是向電路中其他功能模塊提供基準(zhǔn)電壓，是模擬集成電路中非常重要的功能模塊，常為ADC、DAC、傳感器、VCO等電路提供基準(zhǔn)電壓。傳統(tǒng)的帶隙基準(zhǔn)采用一階溫度補(bǔ)償，主要靠負(fù)溫系數(shù)的V_BE和正溫系數(shù)的V_T來實(shí)現(xiàn)。在忽略V_BE非線性的情況下，一階溫度系數(shù)通常限制在20-100ppm/℃。為了克服此限制，很多高階補(bǔ)償技術(shù)應(yīng)運(yùn)而生，如二階溫度補(bǔ)償，指數(shù)補(bǔ)償，分段線性補(bǔ)償，以及采用高值多晶電阻與擴(kuò)散電阻的與溫度相關(guān)的電阻率。通過這些技術(shù)帶隙基準(zhǔn)的溫度穩(wěn)定性確實(shí)得到了改善，但是它們卻增加了一些其它要求，如電流鏡匹配性、電源電壓的預(yù)調(diào)整或需要高電阻率的電阻。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的是為了解決現(xiàn)有的高階補(bǔ)償時電壓基準(zhǔn)源存在的問題，提出了一種全溫度范圍補(bǔ)償?shù)碾妷夯鶞?zhǔn)源。

本實(shí)用新型的技術(shù)方案是：一種全溫度范圍補(bǔ)償?shù)碾妷夯鶞?zhǔn)源，包括啟動電路、一階溫度補(bǔ)償電路、比例疊加輸出電路和電流偏置電路，其特征在于，還包括低溫高階補(bǔ)償電路、高溫高階補(bǔ)償電路和負(fù)反饋回路，其中，啟動電路為電壓基準(zhǔn)源提供啟動偏置電壓，電流偏置電路為一階溫度補(bǔ)償電路和負(fù)反饋回路提供偏置電流，負(fù)反饋回路與一階溫度補(bǔ)償電路和輸出電路相連接，一階溫度補(bǔ)償電路、低溫高階補(bǔ)償電路和高溫高階補(bǔ)償電路通過比例疊加輸出電路輸出全溫度范圍內(nèi)經(jīng)高階補(bǔ)償?shù)碾妷夯鶞?zhǔn)源。

所述電流偏置電路，包括PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP10、NMOS管MN1，電阻R1，NPN三極管Q3和PNP三極管Q6，其中，PMOS管MP2的柵極和漏極相連接同時接PMOS管MP3、MP4、MP5、MP6和MP7的柵極以及NPN三極管Q3的集電極，PMOS管MP4的源極接MP3的漏極，PMOS管MP3的源極接外接電源，PMOS管MP7的源極接MP6的漏極，PMOS管MP6的源極接外接電源，PMOS管MP7的漏極與PNP三極管Q7的發(fā)射極相連并作為節(jié)點(diǎn)F，PMOS管MP4的漏極接PNP三極管Q6的發(fā)射極，PNP三極管Q6的基極接PMOS管MP11的漏極并作為節(jié)點(diǎn)B，PNP三極管Q6的集電極接地，PMOS管MP10的柵極與NPN三極管Q3的基極相連接并作為節(jié)點(diǎn)E，PMOS管MP10的漏極與NMOS管MN1的柵極和漏極相連，PMOS管MP10的源極與節(jié)點(diǎn)G相連，NMOS管MN1的源極接地，NPN三極管Q3的發(fā)射極通過電阻R1接地；

所述一階溫度補(bǔ)償電路，包括PMOS管MP11、MP12，電阻R2、R3，NPN三極管Q4、Q5，其中，PMOS管MP11的柵極與漏極相連同時與PMOS管MP12的柵極和NPN管Q4的集電極相連，PMOS管MP12的漏極與NPN管Q5的集電極相連并作為節(jié)點(diǎn)A，NPN管Q4和Q5的基極分別與節(jié)點(diǎn)E相連接，通過電阻R2將NPN管Q4和NPN管Q5的發(fā)射極相連并作為節(jié)點(diǎn)C，節(jié)點(diǎn)C通過電阻R3接地，PMOS管MP11和MP12的源極相連并作為節(jié)點(diǎn)G；

所述負(fù)反饋回路，包括電容C1，PNP三極管Q7和NPN三極管Q9，其中，NPN三極管Q7的基極和電容C1的一端分別與節(jié)點(diǎn)A相連，電容C1的另一端接地，PNP三極管Q7的集電極接地，NPN三極管Q9的發(fā)射極作為輸出節(jié)點(diǎn)為VREF，NPN三極管Q7的發(fā)射極和NPN三極管Q9的基極相連并作為節(jié)點(diǎn)F；

所述低溫高階補(bǔ)償電路，包括電阻R2、R3、R5、R6，NPN三極管Q4、Q5，其中，電阻R6一端作為所述電壓基準(zhǔn)源輸出端，另一端串接電阻R5，電阻R5另一端與NPN三極管Q4和Q5的基極相連；

所述高溫高階補(bǔ)償電路，包括電阻R2、R3、R4、R5、R6，NPN三極管Q4、Q5、Q10，電阻R6一端作為輸出節(jié)點(diǎn)VREF，另一端串接電阻R5，電阻R5另一端與NPN三極管Q4和Q5的基極相連，電阻R6和R5相接處為節(jié)點(diǎn)D并與NPN三極管Q10的集電極相連，NPN三極管Q10的基極與節(jié)點(diǎn)C相連，NPN三極管Q10的發(fā)射極通過電阻R4接地；