[發明專利]三維存儲器柵極疊層缺陷的測試方法及測試裝置有效
| 申請號： | 201911380001.2 | 申請日： | 2019-12-27 |
| 公開（公告）號： | CN111145824B | 公開（公告）日： | 2021-09-14 |
| 發明（設計）人： | 閭錦;黃開謹;劉剛 | 申請（專利權）人： | 長江存儲科技有限責任公司 |
| 主分類號： | G11C29/00 | 分類號： | G11C29/00;G11C29/02;H01L21/66 |
| 代理公司： | 北京漢之知識產權代理事務所(普通合伙) 11479 | 代理人： | 陳敏 |
| 地址： | 430074 湖北省武*** | 國省代碼： | 湖北;42 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 三維 存儲器 柵極 缺陷 測試 方法 裝置 | ||
1.一種三維存儲器柵極疊層缺陷的測試方法，其特征在于，所述測試方法包括步驟：
提供三維存儲器柵極疊層，所述柵極疊層具有溝道孔，所述溝道孔中具有存儲器膜及多晶硅溝道，所述溝道孔至少具有一孔徑自所述柵極疊層的頂部向底部減小的溝道部，所述存儲器膜包括位于所述溝道孔中的阻擋層、位于所述阻擋層表面的電荷捕獲層以及位于所述電荷捕獲層表面的隧穿層；
在所述柵極疊層與所述多晶硅溝道之間施加多個應力電壓，所述應力電壓隨所述溝道部孔徑的減小而減小，在所述柵極疊層與所述多晶硅溝道之間施加多個應力電壓后，還包括保持所述應力電壓的步驟。
2.根據權利要求1所述的三維存儲器柵極疊層缺陷的測試方法，其特征在于：在所述柵極疊層與所述多晶硅溝道之間施加多個應力電壓包括：自所述柵極疊層的頂部向底部將所述溝道部分為多個測試區塊，并對每個測試區塊對應施加一個所述應力電壓，所述應力電壓自所述柵極疊層的頂部向底部依次遞減。
3.根據權利要求2所述的三維存儲器柵極疊層缺陷的測試方法，其特征在于：所述測試區塊包含的柵極的層數介于2層～64層之間。
4.根據權利要求2所述的三維存儲器柵極疊層缺陷的測試方法，其特征在于：任意相鄰兩所述測試區塊的平均孔徑之差介于2納米～20納米之間。
5.根據權利要求2所述的三維存儲器柵極疊層缺陷的測試方法，其特征在于：任意相鄰兩測試區塊所施加的所述應力電壓之差介于0.1伏～1伏之間。
6.根據權利要求1所述的三維存儲器柵極疊層缺陷的測試方法，其特征在于：所述應力電壓的范圍介于15伏～30伏之間。
7.根據權利要求1所述的三維存儲器柵極疊層缺陷的測試方法，其特征在于：所述應力電壓的保持時間介于1毫秒～1000毫秒之間。
8.根據權利要求1所述的三維存儲器柵極疊層缺陷的測試方法，其特征在于：所述柵極疊層包括交替層疊的介質層及柵極層。
9.一種三維存儲器柵極疊層缺陷的測試裝置，其特征在于，所述測試裝置采用權利要求1～8中任意一項所述的方法實現三維存儲器柵極疊層缺陷的測試。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于長江存儲科技有限責任公司，未經長江存儲科技有限責任公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911380001.2/1.html，轉載請聲明來源鉆瓜專利網。
