[發明專利]一種快速建立PCB差分信號的AC耦合電容signal model方法和系統

在審

• 申請號: 201911375211.2
• 申請日: 2019-12-27
• 公開（公告）號: CN111079355A
• 公開（公告）日: 2020-04-28
• 發明（設計）人: 何志彥
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F30/31
• 分類號: G06F30/31;G06F115/12
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 王敏

本發明實施例公開了一種快速建立PCB差分信號的AC耦合電容signal model方法和系統，包括：產生AC耦合電容信號群原始清單列表；移除不相關信號，形成AC耦合電容目標清單列表；建立AC耦合電容signal model，產生已建立signal model的電容零件位號清單。當AC耦合電容信號群加載至原始清單列表時，可以將符合關鍵字規則的差分信號都包含進去；再通過篩選功能，生成差分信號AC耦合電容目標清單列表；最后通過signal model建立功能，產生已建立signal model的電容零件位號清單。本發明通過自動實現差分信號AC耦合電容signal model設定的功能，取代了當前AC耦合電容signal model手動設定的方式，極大提高了工作效率，同時減少了出錯和遺漏的機率。

技術領域

本發明涉及PCB設計技術領域，具體涉及一種快速建立PCB差分信號的AC耦合電容signal model方法和系統。

背景技術

目前服務器功能設計越來越復雜，差分信號使用數量也越來越龐大，以主板來說，差分線使用的AC耦合電容數量動輒數百顆。

在PCB設計中，SI(signal integrity)有需同時計算AC耦合電容兩端走線總長度的需求，因此設定AC耦合電容的信號模組(signal model)是必要的。當前Allegro中，服務器上的AC耦合電容數量多，AC耦合電容的signal model只能一個一個的手動設定，例如一個差分信號中間增加了AC耦合電容C1，電容前后的網絡名不一致，網絡名分別命名為a和b，手動設定signal model是將AC耦合電容C1兩端的網絡視為一個網絡(名稱非a即b，Allegro系統自行產生，可在Constraint Manager視窗變更)，這個網絡會在電容兩端的信號長度就可以合并為一個長度參與等長計算。

手動設定AC耦合電容的signal model需要一個信號一個信號的完成，在AC耦合電容數量龐大的服務器應用中，第一容易產生遺漏，第二耗時多，更需要Layout工程師來回反復核查，進而拖延constraint設定時間。

發明內容

本發明實施例中提供了一種快速建立PCB差分信號的AC耦合電容signal model方法和系統，使用skill語言，實現快速建立PCB差分信號的AC耦合電容signal model，以解決現有PCB設計中手動設定AC耦合電容signal model容易遺漏和效率低的問題，提高工作效率，減少出錯機率。

本發明實施例公開了如下技術方案：

本發明第一方面提供了一種快速建立PCB差分信號的AC耦合電容signal model方法，包括：

產生AC耦合電容信號群原始清單列表；

移除不相關信號，形成AC耦合電容目標清單列表；

建立AC耦合電容signal model，產生已建立signal model的電容零件位號清單。

進一步地，所述產生AC耦合電容信號群原始清單列表前，還包括：手動設定Identify DC Nets，針對電源和接地信號設定電壓值。

進一步地，所述產生AC耦合電容信號群原始清單列表具體為：根據關鍵字規則，將AC耦合電容信號群加載至原始清單列表中，形成AC耦合電容信號群原始清單列表。

進一步地，所述關鍵字規則包括PCB上所有種類的差分信號和所述差分信號的關鍵字命名集合。

進一步地，所述移除不相關信號，形成AC耦合電容目標清單列表包括：將原始清單列表中不符合85OHM和100OHM阻抗的差分信號移除，將原始清單列表中的電源和接地信號移除，形成差分信號AC耦合電容目標清單列表。