[發(fā)明專利]時脈突波檢測電路

在審

• 申請?zhí)枺?/td>: 201911374005.X
• 申請日: 2019-12-27
• 公開（公告）號: CN112462160A
• 公開（公告）日: 2021-03-09
• 發(fā)明（設(shè)計）人: 藍(lán)永吉;王政治
• 申請（專利權(quán)）人: 新唐科技股份有限公司
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司 11127
• 代理人: 趙平;周永君

一種時脈突波檢測電路，包括檢測電路及邏輯電路。檢測電路用以接收時脈輸入信號及時脈輸出信號，檢測電路判斷時脈輸入信號及時脈輸出信號是否同相，以輸出第一檢測信號及第二檢測信號；以及邏輯電路耦接檢測電路，用以接收第一檢測信號及第二檢測信號，邏輯電路判斷第一檢測信號與第二檢測信號是否同相，以產(chǎn)生突波檢測信號，其中突波檢測信號用以指示時脈輸入信號中是否發(fā)生時脈突波。

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種檢測突波技術(shù)，且特別是有關(guān)于一種時脈突波檢測電路。

背景技術(shù)

駭客在對保密芯片或系統(tǒng)進(jìn)行攻擊時，通過在保密芯片或系統(tǒng)的操作時脈上施加適當(dāng)?shù)臅r脈突波(clock glitch)是最常被使用的方法之一。

時脈突波是指寬度小于一預(yù)定時間的時脈信號，當(dāng)時脈突波發(fā)生時，會造成系統(tǒng)無法正常運(yùn)作或者運(yùn)作錯誤，因而使得保密芯片或系統(tǒng)產(chǎn)生非正常的處理程序，也因此駭客得以進(jìn)而取得權(quán)限及相關(guān)保密數(shù)據(jù)。

發(fā)明內(nèi)容

本發(fā)明提供一種時脈突波檢測電路，可檢測時脈突波，進(jìn)而保護(hù)芯片或系統(tǒng)免于受時脈突波攻擊的威脅。

本發(fā)明的時脈突波檢測電路包括檢測電路以及邏輯電路。檢測電路用以接收時脈輸入信號及時脈輸出信號，所述檢測電路判斷所述時脈輸入信號及所述時脈輸出信號是否同相，以輸出第一檢測信號及第二檢測信號。邏輯電路耦接所述檢測電路，用以接收所述第一檢測信號及所述第二檢測信號，所述邏輯電路判斷所述第一檢測信號與所述第二檢測信號是否同相，以產(chǎn)生突波檢測信號，其中所述突波檢測信號用以指示所述時脈輸入信號中是否發(fā)生時脈突波。

基于上述，本發(fā)明的實(shí)施例提供一種時脈突波檢測電路，利用時脈輸入信號及時脈輸出信號(此為將時脈輸入信號中的時脈突波濾除后所產(chǎn)生的信號)是否同相來產(chǎn)生用以指示時脈輸入信號中未發(fā)生時脈突波的突波檢測信號，進(jìn)而利用突波檢測信號來通知系統(tǒng)是否有時脈突波的發(fā)生。如此一來，可保護(hù)芯片或系統(tǒng)免于受時脈突波攻擊的威脅。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說明如下。

附圖說明

圖1繪示本發(fā)明一實(shí)施例的時脈突波檢測電路的方塊圖。

圖2繪示本發(fā)明一實(shí)施例的時脈突波檢測電路的電路圖。

圖3繪示本發(fā)明一實(shí)施例的時脈突波檢測電路的電路圖。

圖4繪示本發(fā)明一實(shí)施例的時脈突波檢測電路的電路圖。

圖5繪示本發(fā)明一實(shí)施例的時脈濾波電路的電路圖。

圖6繪示本發(fā)明一實(shí)施例的時脈突波檢測電路的模擬波形圖。

附圖標(biāo)號

100、200、300、400：時脈突波檢測電路

110、210、310、410：檢測電路

120、220、320、420：邏輯電路

130、230、330、430：賦能電路

211、212、311、312、411、412、510：反向器

213、214、231、232、331、332、413、414、431、432：D型正反器

221、321：反與門

222、322、422：與門

313、314、540：SR型正反器

421：或閘

500：時脈濾波電路

520、530：脈波產(chǎn)生器