[發明專利]使用深度學習的存儲裝置性能優化

有效

• 申請號: 201911373559.8
• 申請日: 2019-12-27
• 公開（公告）號: CN111538458B
• 公開（公告）日: 2023-06-16
• 發明（設計）人: 張帆;蔡宇;熊晨榮;呂宣宣
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06N3/088;G06N3/0895;G06N3/09;G06N3/04
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 趙永莉;趙赫

本申請公開一種使用深度神經網絡引擎優化存儲器裝置的讀取閾值的計算機實現的方法，該方法包括：在導致存儲器裝置中的讀取錯誤的第一組操作條件下，使用施加到該存儲器裝置的讀取閾值電壓組從該存儲器裝置讀取數據；在第一組操作條件下使用該讀取閾值電壓組產生標記訓練數據集；基于該存儲器裝置的特性，確定深度神經網絡引擎的層的數量、每層的大小以及輸入節點和輸出節點的數量；使用標記訓練數據集來訓練深度神經網絡引擎；以及使用經訓練的深度神經網絡引擎來計算在第二組操作條件下的讀取閾值電壓值。

相關申請的交叉引用

本專利文獻要求于2018年12月31日提交的標題為“使用深度學習的存儲裝置性能優化”的申請號為62/787,182的美國臨時專利申請的優先權和權益。上述專利申請的全部內容作為本專利文件的公開內容的一部分通過引用并入本文。

技術領域

本專利文獻涉及半導體存儲器和包括該半導體存儲器的數據存儲裝置。

背景技術

包括半導體存儲器的數據存儲裝置將信息存儲在半導體存儲器單元的陣列中。半導體制造商持續開發支持高容量數據存儲裝置的新技術，包括三維(3D)閃速存儲器堆疊技術，該堆疊技術可以垂直堆疊多個存儲器單元層，以及多層單元(MLC)編程技術，該多層單元編程技術使得每個存儲器單元能夠存儲兩個或多個信息位。然而，由于MLC存儲器單元的密集的閾值電壓分布以及密集的存儲器陣列中相鄰存儲器單元之間的干擾，每個存儲器單元存儲的位的數量增加以及存儲器單元陣列的密度增加可能使數據存儲裝置更易于出錯。

發明內容

公開了與使用深度學習來識別在數據存儲裝置的存儲器單元陣列中可能發生的閾值電壓偏移的特定的、潛在的風險的數據存儲優化技術有關的方法、裝置和應用。

所公開技術的一個或多個實施例涉及對導致基于閃速存儲器的數據存儲固態驅動器(SSD)裝置中的讀取錯誤的操作條件的分類以訓練一種或多種深度學習算法，然后修改讀取閾值。

在所公開技術的實施例中，一種使用深度神經網絡引擎來優化存儲器裝置的讀取閾值的計算機實現的方法，包括：在導致存儲器裝置中的讀取錯誤的第一組操作條件下，使用施加到該存儲器裝置的讀取閾值電壓組來從該存儲器裝置讀取數據；在第一組操作條件下使用該讀取閾值電壓組來產生標記訓練數據集；基于該存儲器裝置的特性，確定深度神經網絡引擎的層的數量、每層的大小以及輸入節點和輸出節點的數量；使用標記訓練數據集訓練深度神經網絡引擎；以及使用經訓練的深度神經網絡引擎來計算在第二組操作條件下的讀取閾值電壓值。

在所公開技術的另一實施例中，一種使用深度神經網絡引擎來優化存儲器裝置的讀取閾值的計算機實現的方法，包括：在導致存儲器裝置中的讀取錯誤的第一組操作條件的有限組合下，使用施加到該存儲器裝置的讀取閾值電壓組來測量該存儲器裝置中的數據；找到在第一組操作條件的有限組合下的適當讀取閾值電壓，以產生標記訓練數據集；基于該存儲器裝置的特征，判定深度神經網絡引擎的層的數量和每層的大小；配置深度神經網絡引擎的層以及輸入節點和輸出節點；使用標記訓練數據集訓練深度神經網絡引擎；以及使用經訓練的深度神經網絡引擎來基于較大的操作條件組計算在讀取閾值組下的讀取閾值電壓值，以產生該存儲器裝置的最優性能。

在所公開技術的另一實施例中，一種系統包括：存儲器，存儲優化數據存儲系統中的存儲器裝置的讀取閾值電壓的可執行指令；以及處理器，與存儲器通信以從該存儲器讀取可執行指令，以：在導致該存儲器裝置中的讀取錯誤的第一組操作條件下，使用施加到該存儲器裝置的讀取閾值電組壓，從該存儲器裝置讀取數據；在第一組操作條件下，使用該讀取閾值電壓組生成標記訓練數據集；基于該存儲器裝置的特性，確定深度神經網絡引擎的層的數量、每層的大小以及輸入節點和輸出節點的數量；使用標記訓練數據集訓練深度神經網絡網絡引擎；以及使用經訓練的深度神經網絡引擎來計算在第二組操作條件下的讀取閾值電壓值。