[發(fā)明專利]負(fù)載插入檢測(cè)電路、系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201911371975.4
• 申請(qǐng)日: 2019-12-27
• 公開(kāi)（公告）號(hào): CN110988571B
• 公開(kāi)（公告）日: 2022-01-21
• 發(fā)明（設(shè)計(jì)）人: 羅強(qiáng);王發(fā)剛;方烈義
• 申請(qǐng)（專利權(quán)）人: 昂寶電子（上海）有限公司
• 主分類號(hào): G01R31/00
• 分類號(hào): G01R31/00
• 代理公司: 北京東方億思知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 林強(qiáng)

1.一種負(fù)載插入檢測(cè)電路，其特征在于，包括端口、比較器、電流處理模塊、上拉模塊、退出充電處理模塊、下拉模塊和觸發(fā)器，所述下拉模塊包括下拉控制電路和下拉電路，所述負(fù)載插入檢測(cè)電路還包括電容；其中

端口用于連接負(fù)載，所述端口經(jīng)由所述電流處理模塊連接至所述比較器的一輸入端，所述比較器的另一輸入端用于接收基準(zhǔn)電流，并且其中，所述端口處設(shè)置有預(yù)設(shè)電壓；

當(dāng)負(fù)載連接至所述端口時(shí)，所述比較器基于來(lái)自所述電流處理模塊的經(jīng)處理的負(fù)載電流和基準(zhǔn)電流來(lái)輸出所述比較器的輸出信號(hào)，所述上拉模塊基于所述比較器的輸出信號(hào)對(duì)端口電壓進(jìn)行上拉以維持所述比較器的輸出信號(hào)，并且所述觸發(fā)器基于所述比較器的輸出信號(hào)來(lái)輸出表征負(fù)載接入的第一信號(hào)；以及

當(dāng)負(fù)載從所述端口斷開(kāi)時(shí)，所述退出充電處理模塊基于負(fù)載電流來(lái)輸出脈沖信號(hào)，所述下拉模塊基于所述比較器的輸出信號(hào)和所述脈沖信號(hào)來(lái)將所述端口電壓調(diào)制在所述預(yù)設(shè)電壓的預(yù)設(shè)范圍內(nèi)，并且所述觸發(fā)器基于所述脈沖信號(hào)來(lái)輸出表征負(fù)載斷開(kāi)的第二信號(hào)；

所述下拉控制電路基于所述比較器的輸出信號(hào)和所述脈沖信號(hào)來(lái)控制所述下拉電路對(duì)所述電容進(jìn)行放電，進(jìn)而將所述端口電壓調(diào)制在所述預(yù)設(shè)電壓的預(yù)設(shè)范圍內(nèi)。

2.根據(jù)權(quán)利要求1所述的負(fù)載插入檢測(cè)電路，其特征在于，所述退出充電處理模塊包括退出充電檢測(cè)電路和屏蔽脈沖發(fā)生器，所述退出充電檢測(cè)電路用于基于所述負(fù)載電流來(lái)輸出邏輯脈寬信號(hào)，所述屏蔽脈沖發(fā)生器用于基于所述邏輯脈寬信號(hào)來(lái)輸出所述脈沖信號(hào)。

3.根據(jù)權(quán)利要求1所述的負(fù)載插入檢測(cè)電路，其特征在于，所述上拉模塊包括上拉控制電路和上拉電路；其中

所述上拉控制電路包括緩沖器，所述上拉電路包括串聯(lián)連接的第一開(kāi)關(guān)和第一電阻；并且其中

所述緩沖器的一端連接至所述比較器的輸出端，所述緩沖器的另一端連接至所述第一開(kāi)關(guān)，所述端口連接至所述第一電阻；

以使得所述上拉控制電路基于所述比較器的輸出信號(hào)來(lái)控制所述上拉電路對(duì)所述端口電壓進(jìn)行上拉。

4.根據(jù)權(quán)利要求1所述的負(fù)載插入檢測(cè)電路，其特征在于，

所述下拉控制電路包括第一反相器、第二反相器和第一與門，所述下拉電路包括串聯(lián)連接的第二開(kāi)關(guān)和第二電阻；并且其中

所述第一反相器的輸入端連接至所述比較器的輸出端，所述第二反相器的輸入端連接至所述退出充電處理模塊的輸出端，所述第一反相器和所述第二反相器的輸出端均連接至所述第一與門的輸入端，所述第一與門的輸出端連接至所述第二開(kāi)關(guān)，所述端口的一端用于經(jīng)由所述電容連接至負(fù)載，所述端口的另一端連接至所述第二電阻。

5.根據(jù)權(quán)利要求1所述的負(fù)載插入檢測(cè)電路，其特征在于，所述電流處理模塊包括電流檢測(cè)電路和電流放大電路，其中，所述電流檢測(cè)電路包括偏置模塊和第一晶體管，并且所述電流放大電路包括所述第一晶體管和第二晶體管；其中

所述第一晶體管的柵極連接至所述第二晶體管的柵極，所述第一晶體管和所述第二晶體管的源極連接至電源電壓，并且所述第一晶體管的漏極連接至端口和所述偏置模塊的一端，所述偏置模塊的另一端接地，所述第二晶體管的漏極連接至所述比較器的一端，所述比較器的另一端連接至基準(zhǔn)模塊的一端，所述基準(zhǔn)模塊的另一端接地，所述基準(zhǔn)模塊用于產(chǎn)生所述基準(zhǔn)電流。

6.根據(jù)權(quán)利要求5所述的負(fù)載插入檢測(cè)電路，其特征在于，所述第一晶體管包括P型金屬氧化物半導(dǎo)體晶體管，所述第二晶體管包括P型金屬氧化物半導(dǎo)體晶體管。

7.根據(jù)權(quán)利要求1所述的負(fù)載插入檢測(cè)電路，其特征在于，還包括信號(hào)處理模塊、計(jì)時(shí)器和第二與門；其中

所述信號(hào)處理模塊的第一輸入端連接至所述比較器的輸出端，所述信號(hào)處理模塊的第二輸入端連接至所述退出充電處理模塊的輸出端，所述信號(hào)處理模塊的輸出端連接至所述計(jì)時(shí)器的復(fù)位端；

所述第二與門的第一輸入端連接至所述比較器的輸出端，所述第二與門的第二輸入端連接至所述計(jì)時(shí)器的輸出端；

所述觸發(fā)器的時(shí)鐘輸入端連接至所述第二與門的輸出端，所述觸發(fā)器的清零端連接至所述退出充電處理模塊的輸出端；其中

所述比較器和所述計(jì)時(shí)器用于當(dāng)負(fù)載充滿且未被拔出時(shí)，不會(huì)導(dǎo)致所述觸發(fā)器輸出所述第一信號(hào)。