[發明專利]一種晶圓級封裝芯片及方法

在審

• 申請號: 201911367662.1
• 申請日: 2019-12-26
• 公開（公告）號: CN111128915A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 楊佩佩;金科;李永智;賴芳奇;呂軍
• 申請（專利權）人: 蘇州科陽光電科技有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56;H01L23/48;H01L23/64;H01L23/367
• 代理公司: 蘇州市中南偉業知識產權代理事務所(普通合伙) 32257
• 代理人: 王玉仙

本發明涉及晶圓級封裝技術領域，涉及一種晶圓級封裝芯片及方法。通過基底進行減薄處理，TSV孔里的金屬和硅基底的背金連接在一起，可實現小尺寸超薄芯片的晶圓級封裝，同時滿足散熱要求；縮減接地線路的封裝電阻，降低電感效應，提升芯片性能，減少接地焊墊的連線數量，減少貴金屬的使用，減小封裝面積，有效降低成本；采用在圖形化的增粘層上制作種子層和金屬背金層，可避免發生鼓泡分層等結合力不足問題，提升可靠性，同時解決了散熱問題。

技術領域

本發明涉及晶圓級封裝技術領域，涉及一種晶圓級封裝芯片及方法。

背景技術

現有芯片封裝時，芯片背面有塑封料層，不僅不利于芯片散熱還會增加封裝后的厚度，同時接地焊墊和信號焊墊都是通過打金線(wire bonding)的方法實現電氣性能連接，一般接地焊接連線數量多，不僅需要消耗大量的貴金屬，而且封裝基板上面需要設置較大面積的接地焊墊，增大封裝面積，導致成本高。同時背金材料多為為銅，容易發生氧化，對后續加工有時間限制和環境限制，一旦氧化，對產品可靠性有嚴重影響。

發明內容

本發明要解決的技術問題是提供一種可實現小尺寸超薄芯片的晶圓級封裝減少接地焊墊的連線數量，有效降低成本，提升可靠性的晶圓級封裝芯片及方法。

為了解決上述技術問題，本發明解決其技術問題所采用的技術方案是：

一種晶圓級封裝方法，具體步驟包括：

S1：在硅基底上制作集成電路形成晶圓，將晶圓與玻璃臨時鍵合在一起，對硅基底進行減薄處理；

S2：在晶圓硅基底上設置圖形化結構的增粘層，并裸露出部分晶圓表面；

S3：在硅基底上開設TSV孔，且使得TSV孔底部局部或者全部漏出集成電路上的接地焊墊；

S4:晶圓背面以及TSV孔內壁制作一層種子層，在種子層上沉積一層金屬背金層；

S5:晶圓與玻璃拆除鍵合得到封裝晶圓，并將獲得的封裝晶圓切割成單顆芯片。

優選的，步驟S1中，晶圓與玻璃通過臨時鍵合材料進行臨時鍵合。

優選的，步驟S1中，采用機械研磨方式、機械化學研磨拋光方式、等離子體干法蝕刻方式或者濕法腐蝕方式中的一種或者多種方式將晶圓減薄至厚度為50-200μm。

優選的，步驟S2中，增粘層為有機材料或者二氧化硅材料中的任意一種，對設置在晶圓上的增粘層形成形狀為方形、圓形或不規則多邊形用以裸露出部分晶圓表面。

優選的，步驟S3包括：

S31：去除接地焊墊上方的晶圓以形成TSV孔，TSV孔呈現梯形狀，TSV孔的上開口寬度大于下開口寬度；

S32：去除接地焊墊上方的內部絕緣層，使得TSV孔底部局部或者全部漏出接地焊墊。

優選的，步驟S4具體包括：

S41：采用磁控濺射方式在晶圓背面以及TSV孔內壁沉積一層種子層，種子層厚度為0.05-3μm；

S42：采用電鍍方式或化學鍍方式在種子層的表面沉積導電金屬以形成背金層。

本發明還包括一種晶圓級封裝芯片，包括晶圓，所述晶圓包括硅基底以及集成電路，所述集成電路設置在所述硅基底上，所述集成電路包括內部絕緣層、接地焊墊、信號焊墊，所述內部絕緣層設置在所述硅基底上，所述接地焊墊、信號焊墊設置在所述內部絕緣層上，所述硅基底上設置有增粘層，所述晶圓上設置有TSV孔，所述TSV孔底部局部或者全部漏出接地焊墊，所述硅基底背面以及TSV孔內壁上設置有種子層，所述種子層上設置有背金層。

優選的，所述硅基底厚度為50-200μm；所述增粘層厚度為0.14-20μm。