[發明專利]一種高側開關的輸出級電路

有效

• 申請號: 201911366299.1
• 申請日: 2019-12-26
• 公開（公告）號: CN110943718B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 甄少偉;梁懷天;方舟;羅攀;易子皓;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K17/082
• 分類號: H03K17/082
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種高側開關的輸出級電路，所述高側開關采用PMOS功率管，其特征在于，所述輸出級電路包括功率管柵極驅動模塊和輸出負壓鉗位模塊，

所述功率管柵極驅動模塊包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第六PMOS管、第七PMOS管、第一電流源和第二電阻，其中第二電阻為阻值范圍為幾百K歐的大電阻；

第三NMOS管的柵極作為所述輸出級電路的輸入端，其漏極連接第七PMOS管的漏極和所述輸出負壓鉗位模塊的輸出端，其源極接地；第三NMOS管的電流能力大于第一PMOS管的電流能力；

第二NMOS管的柵極連接內部低壓電源，其漏極連接第六PMOS管的柵極和漏極以及第七PMOS管的柵極，其源極通過第一電流源后接地；

第一NMOS管的柵極連接第一PMOS管的柵極以及第二PMOS管的柵極和漏極，其漏極連接第一PMOS管的漏極和所述PMOS功率管的柵極，其源極連接第七PMOS管的源極；

第一PMOS管和第二PMOS管的源極連接電源電壓；

第二電阻接在所述PMOS功率管的柵極和電源電壓之間；

所述功率管柵極驅動模塊在第二PMOS管和第六PMOS管之間還包括多個柵漏短接的第三PMOS管，所述第三PMOS管的數目根據所述第一NMOS管的柵氧耐壓確定；其中每個第三PMOS管的源極連接上一個第三PMOS管的柵極和漏極，第一個第三PMOS管的源極連接第二PMOS管的柵極和漏極，最后一個第三PMOS管的柵極和漏極連接第六PMOS管的源極；

所述輸出負壓鉗位模塊包括第一二極管、第二電流源、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第一電阻，

第一電阻的一端連接所述PMOS功率管的漏極并作為所述輸出級電路的輸出端，其另一端連接第八PMOS管的漏極和第五NMOS管的源極；所述PMOS功率管的源極連接電源電壓；

第九PMOS管的柵極連接第十PMOS管的柵極、第十一PMOS管的柵極和漏極并通過第二電流源后接地，其源極連接第四NMOS管的柵極、第十PMOS管的源極和第十一PMOS管的源極以及所述內部低壓電源，其漏極連接第八PMOS管的柵極和第五NMOS管的漏極；

第四NMOS管的源極連接第八PMOS管的源極，其漏極連接第一二極管的陰極；第一二極管的陽極作為所述輸出負壓鉗位模塊的輸出端；

第六NMOS管的柵漏短接并連接第十PMOS管的漏極，其源極連接第七NMOS管的柵極和漏極以及第五NMOS管的柵極；第七NMOS管的源極接地。

2.根據權利要求1所述的高側開關的輸出級電路，其特征在于，所述第二電阻利用柵源短接的耗盡型MOS管實現。

3.根據權利要求1或2所述的高側開關的輸出級電路，其特征在于，所述第二PMOS管和第六PMOS管以及在第二PMOS管和第六PMOS管之間的多個第三PMOS管具有相同的尺寸，第一PMOS管和第七PMOS管具有相同的尺寸。

4.根據權利要求3所述的高側開關的輸出級電路，其特征在于，所述第一PMOS管等比例復制第二PMOS管的電流，第六PMOS管等比例復制第七PMOS管的電流。