[發明專利]一種任意脈沖分頻輸出方法

在審

• 申請號: 201911360742.4
• 申請日: 2019-12-25
• 公開（公告）號: CN111147069A
• 公開（公告）日: 2020-05-12
• 發明（設計）人: 邢飛雄
• 申請（專利權）人: 深圳萬訊自控股份有限公司
• 主分類號: H03K21/08
• 分類號: H03K21/08;G01D5/245;G01D5/249
• 代理公司: 深圳市鼎浩知識產權代理有限公司 44544
• 代理人: 張巖

1.一種任意脈沖分頻輸出方法，其特征在于，該方法基于伺服電機和伺服驅動器實現，所述伺服驅動器包括有運算處理器，所述伺服電機包括有編碼器，所述編碼器接口與所述運算處理器建立通信，所述方法包括如下步驟：

步驟S1，所述運算處理器通過編碼器接口獲取軸編碼器的當前數據；

步驟S2，所述運算處理器重構出預設時間周期內的軸編碼器數據，根據所述軸編碼器數據，利用所述運算處理器的高主頻生成與軸位置對應的高頻脈沖信號；

步驟S3，所述運算處理器根據重構的軸編碼器數據形成軸原始的高頻脈沖序列；

步驟S4，所述運算處理器根據輸入的參數形成分頻輸出的脈沖序列。

2.如權利要求1所述的任意脈沖分頻輸出方法，其特征在于，所述步驟S1中，所述運算處理器在Tn時刻請求軸編碼器數據，得到軸編碼器數據為Pn，其中，n是固定時間單位的數字，途中固定時間Ts為62.5us。

3.如權利要求1所述的任意脈沖分頻輸出方法，其特征在于，所述步驟S4中輸入的參數包括“分頻比”或“每圈脈沖數”。

4.如權利要求1所述的任意脈沖分頻輸出方法，其特征在于，所述步驟S4中，設定單位旋轉一圈的原始軸脈沖數量與編碼器分辨率均為N，分頻后每圈輸出脈沖數為M，從所述步驟S3中可以得知，每圈至少有N個等效軸脈沖，轉化為在空間上實現表達式M/N，所述運算處理器據此得到N個軸脈沖的生成點，且脈沖生成點和重構的脈沖數據具有相關性。

5.如權利要求4所述的任意脈沖分頻輸出方法，其特征在于，所述步驟S4中，表達式M/N在空間上的實現過程包括：

M/N＝(M*N)/(N*N)；

上述表達式中，(M*N)在所述運算處理器中用一個加法器實現，并在每個N脈沖的生成點+M數值，然后判斷加法處理后的值是否大于N，若是，則分頻輸出域的脈沖計數值，根據脈沖的方向做+1或-1運算。

6.如權利要求1所述的任意脈沖分頻輸出方法，其特征在于，所述運算處理器為FPGA處理器或者CPLD處理器。