[發(fā)明專利]一種多周期指令處理方法、處理器和電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201911356368.0
• 申請(qǐng)日: 2019-12-25
• 公開(kāi)（公告）號(hào): CN111124496B
• 公開(kāi)（公告）日: 2022-06-21
• 發(fā)明（設(shè)計(jì)）人: 黃銳;付軍;張亦農(nóng);薛駿
• 申請(qǐng)（專利權(quán)）人: 合肥中感微電子有限公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30
• 代理公司: 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11309
• 代理人: 陳霽

本申請(qǐng)實(shí)施例提供一種多周期指令處理方法、處理器和電子設(shè)備，屬于計(jì)算機(jī)領(lǐng)域，用以解決單周期指令處理器不支持自定義多周期指令的技術(shù)問(wèn)題。其中，處理器設(shè)有自定義指令執(zhí)行單元，用于產(chǎn)生主動(dòng)暫停信號(hào)，以及通過(guò)主動(dòng)暫停信號(hào)，控制其他功能單元在自定義多周期指令的執(zhí)行階段暫停運(yùn)行，其他功能單元為流水線架構(gòu)中除自定義指令執(zhí)行單元以外的功能單元，自定義多周期指令為執(zhí)行階段包括多個(gè)微操作的自定義指令；自定義指令執(zhí)行單元，還用于在其他功能單元暫停運(yùn)行期間，依次執(zhí)行自定義多周期指令的執(zhí)行階段所包括的多個(gè)微操作。本申請(qǐng)?zhí)峁┑纳鲜龇椒ā⑻幚砥骱碗娮釉O(shè)備，能夠基于單周期指令處理器實(shí)現(xiàn)對(duì)自定義多周期指令的處理。

技術(shù)領(lǐng)域

本申請(qǐng)涉及計(jì)算機(jī)技術(shù)領(lǐng)域，尤其涉及一種多周期指令處理方法、處理器和電子設(shè)備。

背景技術(shù)

計(jì)算機(jī)之所以能夠處理指令、進(jìn)行運(yùn)算，是因?yàn)橹醒胩幚砥?central processingunit，CPU)能從存放程序的內(nèi)存里取出一條指令，譯碼后執(zhí)行這條指令，緊接著又是取指令、譯碼、執(zhí)行指令，直至遇到停機(jī)指令。

目前，處理器(例如CPU，central processing unit)大多采用流水線方式來(lái)處理指令。處理器的流水線(pipeline)方式，類似于工業(yè)生產(chǎn)中的裝配流水線，在處理器中，由多個(gè)不同功能的電路單元組成一條指令處理流水線，一條指令被分成與電路單元數(shù)目對(duì)應(yīng)的多個(gè)微操作，再由這些電路單元分別依次執(zhí)行，例如一條指令可以被劃分為取指、譯碼和執(zhí)行三個(gè)階段，分別由取指單元、譯碼單元和執(zhí)行單元來(lái)分別完成，取指單元在一個(gè)時(shí)鐘周期內(nèi)完成第一條指令的取指后，在第二個(gè)時(shí)鐘周期內(nèi)進(jìn)行第二條指令的取指，譯碼單元在第二個(gè)時(shí)鐘周期內(nèi)進(jìn)行第一條指令的譯碼，在第三個(gè)時(shí)鐘周期內(nèi)進(jìn)行第二條指令的譯碼，執(zhí)行單元在第三個(gè)時(shí)鐘周期進(jìn)行第一條指令的執(zhí)行，如此依次類推，從整個(gè)處理器的宏觀工作效率角度而言，相當(dāng)于在一個(gè)時(shí)鐘周期完成一條指令，因此提高了CPU的運(yùn)算速度。

根據(jù)處理器內(nèi)部流水線設(shè)計(jì)，處理器包括支持單周期指令類型和支持多周期指令類型。其中，已有技術(shù)下，部分支持單周期指令的處理器，雖然設(shè)置了自定義指令功能，但受限于原有的流水線設(shè)計(jì)，僅能支持單周期自定義指令擴(kuò)展，無(wú)法基于單周期指令處理器實(shí)現(xiàn)多周期指令的處理。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例提供了一種多周期指令擴(kuò)展方法、裝置和處理器，用以解決已有技術(shù)中單周期指令處理器不支持自定義多周期指令的問(wèn)題。

第一方面，本申請(qǐng)?zhí)峁┮环N處理器，支持單周期指令且設(shè)有自定義指令執(zhí)行單元，其中：

自定義指令執(zhí)行單元，用于產(chǎn)生主動(dòng)暫停信號(hào)，以及通過(guò)主動(dòng)暫停信號(hào)，控制其他功能單元在自定義多周期指令的執(zhí)行階段暫停運(yùn)行，其他功能單元為流水線架構(gòu)中除自定義指令執(zhí)行單元以外的功能單元，自定義多周期指令為執(zhí)行階段包括多個(gè)微操作的自定義指令；

自定義指令執(zhí)行單元，還用于在其他功能單元暫停運(yùn)行期間，依次執(zhí)行自定義多周期指令的執(zhí)行階段所包括的多個(gè)微操作。

可選的，自定義指令執(zhí)行單元與處理器外部具有預(yù)設(shè)訪問(wèn)帶寬的存儲(chǔ)器連接；

依次執(zhí)行自定義多周期指令的執(zhí)行階段所包括的多個(gè)微操作時(shí)，自定義指令執(zhí)行單元，進(jìn)一步用于：

根據(jù)指定訪問(wèn)路徑，通過(guò)直接訪問(wèn)處理器外部具有預(yù)設(shè)訪問(wèn)帶寬的存儲(chǔ)器，以獲取執(zhí)行多個(gè)微操作所需的運(yùn)算數(shù)據(jù)。

可選的，自定義指令執(zhí)行單元，進(jìn)一步用于：

通過(guò)主動(dòng)暫停信號(hào)，控制處理器外部存儲(chǔ)器，在其他功能單元暫停運(yùn)行期間，允許自定義指令執(zhí)行單元具有唯一訪問(wèn)權(quán)限。

可選的，處理器內(nèi)部還設(shè)有第一內(nèi)部邏輯控制模塊和門控電路；

自定義指令執(zhí)行單元，通過(guò)門控電路與第一內(nèi)部邏輯控制模塊信號(hào)連接，第一內(nèi)部邏輯控制模塊的內(nèi)部控制邏輯與處理器原有內(nèi)部控制邏輯保持一致，門控電路用于在任一輸入有效時(shí)，均控制輸出為有效信號(hào)；