[發明專利]行車記錄儀的電磁干擾抑制電路

在審

• 申請號: 201911349739.2
• 申請日: 2019-12-24
• 公開（公告）號: CN110880866A
• 公開（公告）日: 2020-03-13
• 發明（設計）人: 羅林全;劉盛春;吳峰華
• 申請（專利權）人: 深圳貽盛科技有限公司
• 主分類號: H02M1/44
• 分類號: H02M1/44;H03L7/099
• 代理公司: 深圳市新虹光知識產權代理事務所(普通合伙) 44499
• 代理人: 郭長龍

1.行車記錄儀的電磁干擾抑制電路，其特征在于，包括

展頻時鐘發生器，所述展頻時鐘發生器通過使用內部調制器定期對振蕩頻率進行輕微調制來衰減不必要電磁干擾的峰值；

振蕩器，所述振蕩器用于校準所述展頻時鐘發生器輸入的晶體頻率；

展頻頻率調整單元，所述展頻頻率調整單元用于對所述展頻時鐘發生器輸入的晶體頻率進行調整；

展頻頻率輸出單元，所述展頻頻率輸出單元用于將所述展頻時鐘發生器輸出的展頻頻率調整后輸出至行車記錄儀主芯片系統時鐘；

供電單元，所述供電單元用于為所述展頻時鐘發生器提供工作電源。

2.根據權利要求1所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述振蕩器包括晶振、第一電容以及第二電容，所述展頻時鐘發生器的引腳1分別連接所述晶振的一端和所述第一電容的一端，所述展頻時鐘發生器的引腳2分別連接所述晶振的另一端和所述第二電容的一端，所述第一電容的另一端和所述第二電容的另一端相連后接地。

3.根據權利要求1所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述展頻頻率調整單元包括第一電阻、第二電阻、第三電阻、第四電阻以及第五電阻，所述展頻時鐘發生器的引腳3分別連接所述第一電阻的一端和所述第二電阻的一端，所述第一電阻的另一端接芯片電源3.3V，所述第二電阻的另一端與所述展頻時鐘發生器的引腳4相連后接地，所述展頻時鐘發生器的引腳7分別連接所述第四電阻的一端和所述第五電阻的一端，所述第四電阻的另一端接電路電源VCC，所述展頻時鐘發生器的引腳6連接所述第三電阻的一端，所述第三電阻的另一端與所述第五電阻相連后接地。

4.根據權利要求1任一項所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述展頻頻率輸出單元包括第六電阻和第七電阻，所述展頻時鐘發生器的引腳5連接所述第七電阻的一端，所述第七電阻的另一端分別連接所述行車記錄儀主芯片系統時鐘和所述第六電阻的一端，所述第六電阻的另一端接地。

5.根據權利要求1所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述供電單元包括第八電阻和第三電容，所述展頻時鐘發生器的引腳8分別連接所述第八電阻的一端和所述第三電容的一端，所述第八電阻的另一端接電路電源VCC，所述第三電容的另一端接地。

6.根據權利要求1至5任一項所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述展頻時鐘發生器的型號為SSDCI1108AF。

7.根據權利要求1或2所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述展頻時鐘發生器的引腳1為XIN/CXIN，所述引腳1為所述展頻時鐘發生器的內部振蕩電路的輸入端；所述展頻時鐘發生器的引腳2為XOUT，所述引腳2為所述展頻時鐘發生器的內部振蕩電路的輸出端。

8.根據權利要求1或3所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述展頻時鐘發生器的引腳3為FREQ0，所述展頻時鐘發生器的引腳4為FREQ1，所述引腳3和所述引腳4用于根據輸入的晶體頻率范圍選擇輸出高電平或低電平；所述展頻時鐘發生器的引腳7為ADS，所述引腳7用于設置輸入的晶體頻率范圍。

9.根據權利要求1或4所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述展頻時鐘發生器的引腳5為Mod Out，所述引腳5用于所述展頻時鐘發生器的展頻頻率輸出。

10.根據權利要求3或4所述的行車記錄儀的電磁干擾抑制電路，其特征在于，所述第二電阻設置為NC，所述第四電阻設置為NC，所述第六電阻設置為NC。