[發(fā)明專利]基于處理器技術(shù)輔助FPGA實(shí)現(xiàn)AI算法的驗(yàn)證方法

有效

• 申請?zhí)枺?/td>: 201911338986.2
• 申請日: 2019-12-23
• 公開（公告）號: CN111143208B
• 公開（公告）日: 2021-04-06
• 發(fā)明（設(shè)計(jì)）人: 曹會揚(yáng);胡志勇;田寶珠;孫義興;潘紅舟;魏志猛;陳姍
• 申請（專利權(quán)）人: 江蘇亨通太赫茲技術(shù)有限公司;上海亨臨光電科技有限公司;江蘇亨通光電股份有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 蘇州市中南偉業(yè)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32257
• 代理人: 郭磊

本發(fā)明公開了一種基于處理器技術(shù)輔助FPGA實(shí)現(xiàn)AI算法的驗(yàn)證方法。本發(fā)明基于處理器技術(shù)輔助FPGA實(shí)現(xiàn)AI算法的驗(yàn)證方法，包括：將待處理數(shù)據(jù)和AI算法實(shí)現(xiàn)所涉及到的參數(shù)傳送給非并行運(yùn)算處理器，作為驗(yàn)證比對原型的待處理數(shù)據(jù)；將待處理數(shù)據(jù)和AI算法實(shí)現(xiàn)所涉及到的參數(shù)傳送給FPGA芯片，作為待驗(yàn)證設(shè)計(jì)的待處理數(shù)據(jù)；非并行運(yùn)算處理器在數(shù)據(jù)進(jìn)行處理的過程中對原型的待處理數(shù)據(jù)數(shù)據(jù)、過程數(shù)據(jù)、處理結(jié)果數(shù)據(jù)和AI算法實(shí)現(xiàn)所需的參數(shù)進(jìn)行緩存。有益效果：相對于傳統(tǒng)的FPGA軟件仿真提高了驗(yàn)證的效率，相對于傳統(tǒng)的FPGA在線調(diào)試能更準(zhǔn)確地定位、分析錯誤。

技術(shù)領(lǐng)域

本發(fā)明涉及FPGA領(lǐng)域，具體涉及一種基于處理器技術(shù)輔助FPGA實(shí)現(xiàn)AI算法的驗(yàn)證方法。

背景技術(shù)

隨著人工智能、自動駕駛、5G、云計(jì)算等各種技術(shù)的不斷發(fā)展，各類數(shù)據(jù)將會基于源源不斷的產(chǎn)生，預(yù)計(jì)未來5年，數(shù)據(jù)總量將比現(xiàn)在增長10倍。由于上述技術(shù)的發(fā)展都基于對大數(shù)據(jù)的研究和分析，因此有人形象的將數(shù)據(jù)比作未來人工智能時代的石油。

通常提到FPGA，首先想到的是一款可編程的硬件產(chǎn)品，無論是用在嵌入式設(shè)備上，還是用在網(wǎng)絡(luò)傳輸加速方面，與軟件似乎都沒有太多的直接聯(lián)系。隨著人工智能、自動駕駛、5G、云計(jì)算等新技術(shù)的興起，F(xiàn)PGA因其與生俱來的優(yōu)勢正在逐漸走進(jìn)大眾視野。當(dāng)今工藝的進(jìn)步和AI時代的發(fā)展和數(shù)據(jù)的爆炸性增長，由于FPGA在硬件和軟件同時具有天生的超性能和靈活性特征，當(dāng)AI遭遇算法復(fù)雜、多場景應(yīng)用而導(dǎo)致難以落地，越來越多的創(chuàng)新者將目光聚焦在了靈活應(yīng)變的FPGA及基于FPGA的衍生產(chǎn)品上，F(xiàn)PGA迎來了巨大的發(fā)展機(jī)遇。

FPGA兼顧了低功耗和高運(yùn)算能力的優(yōu)勢。然而在上面提到的FPGA大數(shù)據(jù)大運(yùn)算量處理中，F(xiàn)PGA的亮點(diǎn)不是低功耗，而是加速。一般CPU的主頻都是幾個GHz,而FPGA的主頻通常只有幾百M(fèi)Hz。單單看主頻，似乎FPGA沒什么優(yōu)勢，但是實(shí)際上卻是用FPGA來給計(jì)算加速，騰訊云的FPGA加速可以實(shí)現(xiàn)比通用CPU型服務(wù)器快30倍的性能。

CPU屬于馮·諾依曼結(jié)構(gòu)，任務(wù)執(zhí)行需要經(jīng)歷取指、譯碼、執(zhí)行、訪存以及寫回等過程。CPU為達(dá)到足夠高的通用性，其指令流的控制邏輯相當(dāng)復(fù)雜。即使是簡單神經(jīng)網(wǎng)絡(luò)，用C語言來優(yōu)化循環(huán)控制，每一次乘法計(jì)算完以后仍然需要額外的指令周期來判斷是否結(jié)束循環(huán)并跳轉(zhuǎn)到下一次計(jì)算。而FPGA則可以根據(jù)算法來優(yōu)化和分配硬件資源，省去不必要的控制步驟節(jié)省時間。雖然CPU主頻高，但是很多計(jì)算仍然需要好幾個時鐘周期才能完成，而FPGA憑借大量并行處理，以及合理的流水線結(jié)構(gòu)，基本上能單周期完成多次“乘加”，“累加”等運(yùn)算。此外，CPU的計(jì)算過程中，存取設(shè)備的傳輸帶寬往往也是性能瓶頸，而FPGA則可以充分利用芯片內(nèi)的分布式存儲資源，盡量減少與外部存取器的數(shù)據(jù)交換從而提高性能。某些場合下，CPU也外掛專用協(xié)處理器(ASIC)，用來加快處理特定的計(jì)算。然而專用芯片開發(fā)周期長，成本高，并且應(yīng)用場合有限，無法像FPGA那樣可以根據(jù)需要動態(tài)調(diào)整計(jì)算資源。所以高性能計(jì)算離不開FPGA的加速，尤其是人工智能相關(guān)的深度學(xué)習(xí)。

硬件加速從實(shí)現(xiàn)上看可以有幾種不同選擇：傳統(tǒng)處理器、FPGA和ASIC。傳統(tǒng)處理器最有靈活性，能夠覆蓋各種不同應(yīng)用，但它的能力(效率)最弱。ASIC的成本、性能和功耗最好，但AISC研發(fā)迭代周期相對較長。目前AI算法層出不窮，ASIC冗長的設(shè)計(jì)周期和高昂的設(shè)計(jì)費(fèi)用不能滿足各種要求。

若要同時具有可編程性和效率，則可以采用顯示芯片和FPGA。在功耗和效率上，F(xiàn)PGA比顯示芯片更強(qiáng)。尤其是在AI推理上，對于低精度場景，F(xiàn)PGA的性能功耗比比顯示芯片大16倍。顯示芯片更適合用在服務(wù)器側(cè)，而FPGA則更適合用在邊緣側(cè)。FPGA適合做推理，顯示芯片適合做訓(xùn)練。

除了在AI的線上推理方向，F(xiàn)PGA在其他很多方面也能發(fā)揮價(jià)值。在面向計(jì)算密集型任務(wù)，比如矩陣運(yùn)算、圖像處理、機(jī)器學(xué)習(xí)、壓縮、非對稱加密、搜索的排序等的時候，擁有流水線并行和數(shù)據(jù)并行的FPGA效率會高很多。

目前FPGA設(shè)計(jì)的驗(yàn)證方法有兩種，一種是軟件仿真，另一種是通過在線調(diào)試工具實(shí)時觀察運(yùn)行結(jié)果。